电子综合技能培训课程设计.doc

电子综合技能培训课 程 设 计 学 部 机械与电子信息学部 专 业 通信工程 学 号 22222222 姓 名 3333333 指导教师 xxx 日 期 2011-2-28 一、 实验内容1.系统原理框图数字钟是一个对标准频率（1hz）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1hz时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图1所示为数字钟的一般构成框图。图 1系统原理框图晶体振荡器电路：晶体振荡器电路给数字钟提供一个频率稳定准确的32768z的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。分频器电路：分频器电路将32768hz的高频方波信号经32768（）次分频后得到1hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。时间计数器电路：时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。译码驱动电路：译码驱动电路将计数器输出的8421bcd码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。整点报时电路：一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时,以示提醒.其作用方式是发出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示。2方案设计与论证振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。石英晶体振荡器的作用是产生时间标准信号。因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。石英晶体振荡电路:采用的32768晶体振荡电路,其频率为32768hz,然后再经过15分频电路可得到标准的1hz的脉冲输出.r的阻值,对于ttl门电路通常在0.72k之间;对于cmos门则常在10100m之间。2.2分频器电路通常，数字钟的晶体振荡器输出频率较高，为了得到1hz的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。例如，将32768hz的振荡信号分频为1hz的分频倍数为32768（），即实现该分频功能的计数器相当于15级2进制计数器。从尽量减少元器件数量的角度来考虑，这里可选多极进制计数电路cd4060和cd4040来构成分频电路。cd4060和cd4040在数字集成电路中可实现的分频次数最高，而且cd4060还包含振荡电路所需的非门，使用更为方便。cd4060计数为级进制计数器，可以将32768z的信号分频为z，其内部框图如图2.1所示，从图中可以看出，cd4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。图 2.1 cd4046内部框图 图5.2 cd4040内部框图cd4040计数器的计数模数为4096（），其逻辑框图如图5.2。如将32768hz信号分频为1hz，则需外加一个8分频计数器，故一般较少使用cd4040来实现分.2.3时间计数器电路一般采用10进制计数器来实现时间计数单元的计数功能。为减少器件使用数量，可选74hc390，其内部逻辑框图如图6所示。该器件为双2-5-10异步计数器，并且每一计数器均提供一个异步清零端（高电平有效）。图 3 74hc390(1/2)内部逻辑框图秒个位计数单元为10进制计数器，无需进制转换，只需将与（下降沿有效）相连即可。（下降没效）与1hz秒输入信号相连，可作为向上的进位信号与十位计数单元的相连。秒十位计数单元为6进制计数器，需要进制转换。将10进制计数器转换为进制计数器的电路连接方法如图7所示，其中可作为向上的进位信号与分个位的计数单元的相连。图 4 10进制-6进制计数器转换电路分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的作为向上的进位信号应与分十位计数单元的相连，分十位计数单元的作为向上的进位信号应与时个位计数单元的相连。时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为24进制计数器，不是10的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行24进制转换。利用1片75hc390实现24进制计数功能的电路如图8所示。另外，图8所示电路中，尚余2进制计数单元，正好可作为分频器2hz输出信号转化为1hz信号之用。图 5 24进制计数器电路2.4译码驱动及显示单元电路译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。用于驱动led七段数码管的译码器常用的有74ls48。74ls48是bcd-7段译码器/驱动器，其输出是oc门输出且低电平有效，专用于驱动led七段共阳极显示数码管。如图9所示。若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字的显示。2.5校时电路通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。3单元电路的设计3.1时间脉冲产生电路的设计图 6 产生1hz时间脉冲的电路图cd4060同时构成振荡电路和分频电路。如图14，在mr和rs之间接入振荡器外接元件可实现振荡，并利用时计数电路中多一个2分频器可实现15级2分频，即可得1hz信号。3.2计数电路的设计秒、分计数器为60进制计数器。小时计数器为24进制计数器。实现这两种模数的计数器采用中规模集成计数器cc40161。3.2.1 60进制计数器的设计“秒”计数器电路与“分”计数器电路都是60进制，它由一级10进制计数器和一级6进制计数器连接构成。如图4.所示由cc40161构成的60进制计数器。首先将两片cc40161设置成十进制加法计数器，将两片计数器并行进位则最大可实现100进制的计数器。现要设计一个60进制的计数器，可利用“反馈清零”的方法实现。当计数器输出“2q32q22q12q0、1q3q2q1q0=0110、0000”时，通过门电路形成一置数脉冲，使计数器归零。图 7 60进制计数器电路图3.2.2 24进制计数器的设计同理当个位计数状态为“q3q2q1q0=0100”，十位计数器状态为“q3q2q1q0=0010”时，要求计数器归零。图 8 9 24进制计数器图3.3校时电路的设计数字种启动后,每当数字钟显示与实际时间不符进,需要根据标准时间进行校时。校“秒”时，采用等待校时。校“分”、“时”的原理比较简单，采用加速校时.对校时电路的要求是 :1在小时校正时不影响分和秒的正常计数 。2在分校正时不影响秒和小时的正常计数 。如图17所示，当开关打向下时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。与非门可选74ls00，非门则可用与非门2个输入端并接来代替节省芯片。因此实际使用时，须对开关的状态进行消除抖动处理，图17为加2个0.01uf的电容。二、 实验目的设计一个数字钟，具体要求如下：1、 设计一个数字钟的电路图，要求明细要利用到的电子器材。2、 该数字钟有分别由留个数目管显示最后结果，要求秒、分、时针各自依据各自的作用实现功能。（设计一个借口与七段led显示器，显示一个计时时钟，显示初始值为0，每隔一秒改变一次显示值，60s为一分钟，60min为一小时，led显示器循环显示时，分，秒的动态值）3、 通过制作数字钟了解到一些相关电子产品的制作基础，学会查漏补缺，了解相关电子器材的功能，从而为以后的工作打下坚实的基础。三、 实验设备及器材清单24 元器件清单名称个数（个）24脚插座316脚插座714脚插座11l7805cv1二极管1100uf电容1103电容11m电阻2晶振1发光二极管1220欧电阻1按键25.1k电阻2100欧电阻3电路板174hc041cd40601cd4013174hc08174hc32174hc906cd451167段数码管6四、 硬件电路框图五、 实验小结在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。这学期数电实验课的考试就是做的数字钟，所以在计数模块上面有以前的经验，设计技术模块很快就得出了正确的结果，虽然跟实验室用得芯片不一样，但原理不一样，我也得出结论，不同的电路可以实现同样的功能，我们应该设计最简单，最经济，最实用的电路。当然这个不一定所有条件都符合，找到一个最大限度满足各种条件的方案是我们设计的目标。每次课程设计是一次难得的锻炼机会，让我们能够充分利用所学过的理论知识还有自己的想象的能力，另外还让我们学习查找资料的方法，以及自己处理分析电路，设计电路的能力。我相信是对我的一个很好的提高。平时在学习理论知识的时候，我们应该更注重实践，应付考试有考试的方法。这次的课程设计让我懂得了它们在实际中的用途，还有我们身边的很多数字钟电路，这些都是我们自己可以实现的，以前那些神秘的东西在不断的学习过程中变得不再那么神秘，我相信，以后还有更多的谜底被揭开。通过这次课程设计，我还更加深了理论知识的学习。这次的设计电路我用到了计数器、译码器等，通过自己分析和设计更好地运用了它们，而且还学会了它们更多的功能，发现它们的功能远比书上说的多很多，可以利用不同的接法设计出各种各样不同的电路出来。模电课程设计学到得方法在这里可以继续使用，比如multisim等学习软件，给设计提供了很大的便利。课程设计机会不多，这学期很好，有足够的时间，上学期因为模电课程设计临近期末才给出来，做得很匆忙，觉得不是敷衍老师，而是敷衍自己。虽然自己很努力的做了，但觉得做得不够好，难免有点遗憾。这学期本来课不多，课程设计又给得比较早，自己认真做了，觉得还是小有收获。碰到的问题越让人绝望，因为我焊的比较慢，宿舍的同学们都差不多焊完了，而且检查也过了关，心里难免有些压力，于是星期五晚上我一直焊到了两点，终于焊完了，可是检查发现只有秒针运行正常，时针和分针都有问题，但是因为太晚