数字信号论文-浅析互联网.docx

浅析互联网 数字系统在现代社会中是非常普遍的。数字化电脑可执行的任务包括仿真模拟系统管理数据库来写出文件。数字交换系统依赖于移动电话，图像信号和互联网数据。音频信号和图像信号在数字系统中逐渐被应用和执行。最后，从汽车到家用电器几乎所有的产品都被数字化所控制。一个数字化系统由三类基本模块组成：逻辑，存储，通信。逻辑转换和数据连接-例如，通过执行算法操作或判定。对存储数据进行重整以便及时驱动。通信使数据从一个地方移动到另一个地方。这篇论文解决了数字化系统中通信部分的内容。尤其是探索了一个数字系统的子系统在被用于转换数据中互联网的作用。当今大多数数字化系统的执行被通信和互联所限制而不是逻辑与存储。在系统的最高层中，大多数能量被用于驱动电路，电路延迟主要为时钟周期延迟而不是门延迟。在技术改善方面，存储器和处理器变得更小，速度更快，价格更低廉。然而光速是不可改变的。电路插脚密度及导线密度在通信中控制比其自身更小的互联，电路元件的通信频率也远远滞后于现代处理器的时钟速率。这些因素的混合使互联网在未来数字化系统的结果中占了重要因素。设计者坚持制作提高效率来弥补稀有的互联网带宽，互联网的出现成为现代数字系统中系统水平通信的普遍解决办法。起初它因多功能计算机的指令应答通信而发展的，因特网作为标准水平的互联网开始替代原有总线，因设计者发明了传输速度更快的价格更低廉的数据包使互联网取代了原有的特殊目的系统1.1关于互联网的三种问题在研究之前，我们应该先回答源于互联网的这样三个基本问题：什么是互联网?你是在哪儿发现它们的？为什么它们如此重要呢?什么是互联网？图1.1表明，互联网是一个在终端系统中传输数据的可编程系统。图1.1显示了6个终端，T1T6间连接着互联网。当T3要传输数据到T5时，它发送包含数据的消息到网络，然后网络交付消息到T5。在某种程度上，网络是可编程的使不同的点及时连接。图中互联网在一个周期内可能从T3到T5传递信息，然后用同样的资源从T3到T1在下一个周期传递消息。网络是一个系统，因为它由许多部分组成：缓冲存储器，信道，转换器及控制器一起工作传递数据。 网络会议这种广泛的定义出现在许多领域中，电子芯片上的网络的存储数组，寄存器和算法单元在一个处理器中传送数据。板级和系统级的网络使处理器连接到存储器或输入输出接口上。最后，局域网和广域网使一个企业或整个世界中的两个不相干的系统连接到一起。在这篇论文里，我们在小范围中聚焦互联网：芯片级和系统级。许多优秀的文章中已经提到过大型网路。然而，在系统水平及系统水平以下的问题，信道是短的，速率是很高的，在根本是提供了不同于大尺度和不用需求的解决方案。从哪里找到互联网的？在大多数的数字化系统中它们用于将两个足够大的部分所连接。最常见的应用是计算机系统和交互转换的网络。在计算机系统中，互联网将处理器和存储器连接起来通过I/O口来控制输入输出设备，在通信交换机和网络路由器中将输入设备连接到输出设备中。在控制系统中互联网也将传感器和执行器连接到一起。无论任何地方，系统的两个组件中都是通过比特进行传输的，从而因特网被发现了。在上个世纪的八十年代，大多数的应用都由非常简单的因特网所服务：多点总线。如果这篇论文已经被他人写过了，它可能基于多点总线而表述的。22章中提到了总线，它在很多应用中仍占有重要地位。然而今天，高性能的互联网被点对点互联网所执行而不是总线网络。然而今天，所有高性能互联都被点对点网络所执行而不是总线网络，每年都又越来越多的系统有总线网络转换为点对点网络。这种趋势是由于不均匀性能缩放所导致的，它对互联性能的要求是提高处理器性能和网络带宽。在另一当面，电路的传输速度不能更快了。光速的限制和24尺铜导线的衰减不能使半导体技术有更大的提高。结果导致总线网络不能满足带宽的要求，相比而言点对点网络不但比总线更快而且可以提供更快的电流。为什么因特网那么重要？因为在很多系统运行过程中因特网是一个限制因素，两个关键性因素是互联网在处理器和存储器中很大程度上决定了网络延迟和网络带宽。因特网的处理器（有时在文章中也叫做结构）在一个通信交换机中很大程度上决定了（数据传输速率和数据端口）的交换能力。因为互联网的连接需求已经远远超过底层电线的性能，因此在大多数系统中互联网已经成为了关键性瓶颈。互联网因其多数的低占空比信号可以提供布线、共享可以共享的资源已成为了一个吸引人的选择。在图1.1，假设每个信号终端每100周期与其他信号终端交流一个字节，我们为每对信号终端提供一个字宽通道，总共需要30个单项通道。然而，每个信道有99%的闲置时间，如果我们将6个终端连成一个圈，那么只需要6个信道工作就可以了（T1连T2，T2连T3，如此这样，最后一个从T6连到T1）。在这样的环形网路中，信道数量因五种因素减小，信道占空比由1%增加到12.5%。1.2 互联网的使用为了理解互联网设计中的需求放置，检查数字化系统如何应用是很有帮助的。在这个小节中，我们检查互联网的三个常见应用以及这些应用如何驱动网络需求。具体地，对每个应用来说，我们将研究应用程序如何确定下列网络参数：1. 终端号码2. 每个终端的带宽峰值3. 每个终端的平均带宽4. 要求延迟5. 信息大小或信息大小的分布6. 预期的传输模式7. 所要求的服务质量8. 所要求的可靠性和可用性的互联网络我们已经看见了终端数或接口在一个网络中对应于必须连接到网络的组件的数量，也知道了设计者也需要知道终端是如何与网络互连的。每一个终端在网络中需要特定数目的带宽，通常用比特每秒来表达（bit/s）。除非额外声明，我们假定带宽是对称的，终端的输入和输出带宽是相等的。带宽峰值是数据传输最大速率点其终端将应答在很短的一段时间内的网络请求，而平均带宽则表明了一个终端的网络要求平均应答率。下个小节将阐述处理器-存储器互连网络的设计，讲明当尝试互连互通成本最小化时为什么带宽的峰值和最大值如此重要。此外，在改速率的消息必须交付和传递网络，时间上的独立信息传递所导致的网络延迟也需要被特殊说明。当一个理想化的网络环境支持高带宽和低延迟时，两个参数间需要做出一个权衡。例如，一个支持高带宽的网络使网络资源繁忙，会导致经常性的网络资源争夺，其现象经常发生在两个或两个以上的信息包想要使用一个相同的共享资源时。所有想要使用这个资源的信息包要等资源空闲时才可以占用，因此增加了信息的延迟。相反，如果降低带宽要求以降低资源利用，那么延时时间将降低。消息大小，在比特单位下的消息长度是在设计师另一个重要考虑因素。如果消息很小，在网络开销对性能有较大影响的情况下费用可以用大消息的长度分期偿还。在很多系统中，有很多个可能的消息大小。消息如何分配给所有可能的目的终端决定了一个网络的交通模式。例如，每个终端向其他终端等概率发送消息，这种叫做随机交通模式；相反，如果一个终端向其相邻终端发送消息，底层网络可以利用空间局部性降低成本。然而在其他网络中，规范化任意交通模式是很重要的。一些网络也要求服务质量QoS。粗略地说，QoS在很多服务政策中涉及到资源的平均分配。例如，当多个消息在网络中争夺同一个资源时，这种争夺可以用很多方式来解决。第一个先到达的消息被处理，且一直在相同的资源网络中等待。另一种方法是优先于已在网络中的消息，在这些和其他分配政策之间的选择基于网络服务要求。最后，因特网的可靠性和可用性决定了它的设计。可靠性是衡量网络完成消息传输任务时真确性的判断标准。在大多数情况下，消息的传递需要100%无错误。实现1000%的可靠传输需要添加一个人检验错误的特殊硬件，一个高标准的软件协议或这些方法相混合。在分组交换结构中可以看到网络中的信息片段可能会丢失。网络的可用性是指在时间片段中消息的可得到性和操作正确性。在一个网络路由器中，99.999%的可用性通常是指定的每年减少5秒的总停机时间。提供这个级别的可用性的挑战是，用于实现网络的组件通常会一分钟失败。结果网络的设计中必须有检测系统及使它从持续操作的错误中矫正回来。1.2.1 处理器-存储器互连图1.2阐述了利用互联网络连接处理器到存储器的方法。图1.2(a)显示出舞厅建筑中P处理器通过互联网络连接到M内存。最现代化的机器应用在集成结点配置如图1.2(b)所显示，当执行器和存储器连接到一个集成结点。在这种排列情况下，每一个执行器可不使用网络通过传输转换C直接连接到本地存储器中。网络的配置要求如图1.1，处理器的端口数成百上千，2176个端口数在一个最大化配置Cray T3E中，最小的是1个执行器。处理器64到128的配置是当今很常见的高端服务器，随着时间的推移配置数不断增加，每一个执行端口也是一个存储端口；另一方面，在舞厅配置中，存储端口的数目通常比执行端口数目更多。例如，一个高端矢量执行器有32个执行端口和4096个记忆窗口。这样大的比例使记忆带宽最大化，在两个相同的记忆窗口中也减少了两个执行器同时发出指令要求时产生冲突的可能性。一个现代微处理器每秒执行大约10的九次幂指令且每个指令能够从存储器（一个来自指令一个来自数据）获得两个64比特消息。如果这些参考在兑换时消失，一个模块中的8条消息通常需要从存储器中调制。如果我们每个周期从存储器中调制2条消息，这需要16G字节每秒的带宽。幸运的是，存储器中的参考数据在所有指令中只占三分之一且兑换工作是积极上需要减少参考数量。在典型快速缓冲存储区比例中，平均带宽高于最大指令大概400M字节每秒。然而，为了避免由于序列化导致的越来越多的存储器延迟，大多数执行器仍然需要在存储系统中从每条指令过度一条信息的峰值。如果我们过度地限制峰值带宽，一个突然地存储器要求可能会导致网络端口的堵塞。这种突然间的高带宽要求使得执行器通过低一些的带宽网络端口，类似于水槽慢慢排水，就叫做序列化和提高消息延迟。为了避免序列化的需求爆发，我们需要8G字节每秒的带宽峰值。处理性能对内存延迟来说是非常敏感的，所以在因特网延迟中内存请求和回复被传输。在表1.1中，我们列出100ns的需求延迟，因为这种典型内存系统没有网络延迟。如果我们在网络中额外添加一个100ns的延迟，我们需要增加一倍的有效网络延迟。当我们在处理器的缓存中加载和存储指令的时候（并没有处理集成结点配置的本地存储器），它们转换为读写请求包和网络上适当的存储库。每一个读出请求包包含可读的存储地址，每一个写入请求包包含存储地址和一个被写的消息或高速缓存行。在合适存储库收到一个请求包后，开始执行应答操作及发送一个关联的读写请求包。在网络领域中我们已经开始区别消息和消息包这两个词汇。在这种情况下，从执行器和存储器到网络，消息是从网络客户端中转换过来的单元。在网络界面，一个单一消息能够创造一个或更多的消息包。这种区别可以简化底层网络，大的消息可以分成很多个更小的信息包，或者不等长的消息可以分成固定的等长消息。由于相关联的小信息在这种执行存储器网络中被创造，我们假定消息和消息包是一对一相关联。读出请求包和写入应答包不包含任何数据，但是可以储存地址信息。这些地址加上标题和数据包类型信息适合工作在64位网络中。读出请求包和写入应答包包含相同的64位标题、地址信息加上512位高速缓存行成为576位的数据包。这两个包装形式在图1.3中所体现。作为典型的处理器内存互连，我们不需要任何特殊的QoS。这是因为如果网络堵塞了，内存需求将花费更长的时间来实现。由于处理器只能有有限的数据请求，它们将被闲置，等待回复。由于处理器在闲置时不会发送新的请求，网络拥塞将减少。大多数的QoS保证网络只在拥塞时被影响，但是自我限制会避免拥塞，因此QoS在存储执行互连时并没有起很大的作用。此应用程序要求一个固有可靠网络且没有数据包丢失。存储器要求回复数据包不被丢失，一个丢失请求数据包将会造成一个记忆操作的永远暂停，最后将会因超时导致用户程序崩溃，更糟糕的是，整个系统都将会被危及。可靠性分层后成为不可靠的网络例如，通过每一个网络接口保留每个数据包传输的网络副本直到再次转发时数据包被丢弃（见21章节）。然而，这种方法通常会导致处理存储器网络互连时不可接受的延迟。取决于应用程序，一个处理器内存网络互连所需的可靠性范围是99.9%99.999%。1.2.2 I/O互连因特网在计算机程序中也被应用于I/O接口设备，诸如磁盘驱动器、显示器、网络接口，连接到处理器或存储器中。图1.4显示一个典型的I/O网络连接磁盘驱动器的数组（沿着图像的最低端）到主机适配器上。该网络的运作方式相同的处理器的内存互连，但是在不同的间隔和时序情况下，这些差异，尤其是延迟容忍，推动网络设计在不同的方向进行。磁盘操作被4个字节或更多的字节执行。由于磁盘的旋转延迟加上头部复位所需时间，部门接入的延迟可能有几毫秒。一个磁盘被发送的控制包从主机适配器指定磁盘地址读取时，记忆模块即为读取目标。当磁盘收到应答时，它将会安排头部移动来读取应答部分。一旦磁盘读取到应答部分，它将给合适的主机适配器发送一个包含部分和指定目标记忆模块的应答包。高性能I/O互联网络的参数如图1.2。这种网络连接高达64个主机适配器，每个主机适配器可能有很多的物理装置，比如说硬件驱动。在这个例子中，展示了每个主机适配器有64个I/O设备，总共4096个设备。更多典型的系统可能将一些主机适配器连接到一百个左右的主机适配器上。磁盘端口拥有高峰均比带宽，当一个磁盘传输连续扇区时，它能以高达200M字节每秒的速度读取数据。这个数值决定了带宽峰值，如图所示。更为典型的是，磁盘执行头部移动的平均速率必须为5ms（或更多），结果导致平均字节速率为4Kbyte/5ms，或者小于1Mbyte/s。主机端口从64个磁盘端口处理总流量，其带宽低于峰均比的带宽。设备端口中峰值和平均带宽的巨大不同体现在集中网络拓扑中。虽然可以足够设计一个同时支持所有设备的带宽峰值，但由此产生的网络是及其昂贵的。另外，我们可以设计一个仅支持平均带宽的网络，但以讨论过的处理器-存储器互连为例，这种方式会引入序列延迟。在高比例均峰值带宽情况下，序列延时是很大的。一个更有效的方法就是集中聚合端口的请求。聚合端口的平均带宽在设备上成比例地分享。然而，由于个体设备很少从网络中应答带宽峰值请求，多个设备从聚合端口需求峰值带宽是不太可能的。通过集中，我们有效地降低了峰值和平均带宽之间的比例，以较少的花费降低大量的序列延迟。类似处理器存储器互连，消息的有效载荷是双峰的，但随着两者之间的一个更大的扩散，网络携带短字节（32字节）消息来应带读取操作，应答写入操作，执行磁盘控制。读出应答和写入请求信息从另一方面来说也获取了8K字节的消息。由于磁盘操作存在很大的固有延迟及数据量作为单元传输是很大的，网络对延迟并不是很敏感，提高10微秒的延迟可忽略不计。在附加延迟的情况下，这种松弛的规格使得建立一个有效率的I/O网络比建立等价处理器存储器互连更为简单。在集群并行计算机中用于快速传递消息的处理器中间网络实际上与I/O网络在带宽和间隔尺寸方面很相似且二者不会被单独讨论。这些网络经常被称为系统区域网络，它们与I/O网络的不同主要体现在对消息延迟更为敏感，一般要求网络的延迟不超过几微秒。在应用中磁盘存储用于保存企业的关键数据，拥有很高的可用性。如果存储网络减少，企业也将减少。存储系统有0.99999的可用性是不寻常的每年的停机时间将不超过5分钟。1.2.3分组交换结构作为通信网络的交换机和路由器因特网在交换结构上已取代了总线网络。在这个应用中，因特网作为大范围网络中路由器的一个元素。图1.5为此应用的例子，线路卡解除大规模网络通道阵列（通常光纤带宽2.5Gbit/s和10Gbit/s）。线卡处理每个数据包或单元格来确定其目的地，确定是否符合其服务协议，重写数据包的某些字段及更新统计计数器，然后线卡将每个数据包转发给结构。从源线卡到目的线卡，该线卡应答每一个转发过来的数据包。在目的端，数据包在输出网络信道排队并计划传输。表1.3表明了用于交换结构的一个典型因特网的特性，交换结构应答和处理器存储器I/O网络应答的最大不同是高的平均带宽和服务质量要求。由于延迟和消息管理费用不需要最优化，随着延迟的不敏感，可简化交换结构的大数据包大小的设计，确切的数据包的大小取决于路由使用的协议。在因特网协议中，数据包大小是40字节到64K字节，大多数的数据包长度为40100或15000字节。像这两个例子一样，数据包的传输被分为短消息传输和大数据传输。网络交换结构类似处理记忆结构或I/O互连结构而不是字节流的形式。每个线卡不考虑拥塞结构不断地发送一个稳定流的数据包的同时，结构提供保证数据包分组类的带宽。为了满足这个服务保证，此结构一定是无干扰的。也就是说，线卡a 注定传输过剩，也许由于短暂的超负荷不会干扰线卡b 的传输过程或借用带宽，即使消息从a 到b 分享资源。这种对无干扰网络交换结构底层的实现有独特的要求。交换结构中有趣的地方是可以简化它的潜在设计，在某些应用中可能丢失数据包中很小的片段，大约10的15次幂中丢失一次。这将允许在数据包丢弃的情况下，数据丢失原因是从输入结构的位错误到卡行队列的溢出。在这些情况下，一个高水平的协议通常解决了数据丢失问题，所以通过路由器解决不同情况的数据包丢失是合理的，只要这些下降的速度远低于由于其他原因的数据包下降的速度。这与处理器内存互连形成对比，一个单独丢失的数据包可以锁定机器。为了满足一个特殊应用的性能要求，像上面描写的那样，网络设计者的工作限制在网络拓扑工具、路由器和流量控制中。之前章节我们曾提到过，因特网有效性的关键来自通信资源共享的因素。除了在双信道之间创建一个专用信道，因特网通过连接共享信道分享路由器结点的信息采集。这些结点的连接确定了网络的拓扑。然后从原终端到目的终端共享信道和结点通过在信道中创造多个跳来传递消息。一个好的拓扑利用网络打包技术特性，如一个芯片包装的多个插脚或多组电缆被连接到一个小箱中，使网络的带宽达到最大。一旦一个拓扑被选择，在结点和信道序列中有很多个可能的路径，消息可以通过这些路径到达目的端。路由器决定了一个消息的传递实际通过哪个路径。路径最优选择减小了它的长度，而当网络共享资源的需求被平衡时，结点和信道被访问的数目通常被测量。路径长度明显影响网络信息传递的延迟，资源的负载或要求也是测量资源利用率的依据。当其他资源被闲置时，如果一个资源被过度利用（负载不平衡），通过网络传递消息的总带宽减少。流量控制对消息的支配使其得到特定的网络资源。随着资源利用率的提高，良好的流量控制支配转发数据包的最小延迟并避免在高负载下闲置资源，流量控制的影响更为关键。1.3.1 拓扑 因特网由一系列共享路由器结点和信道组成，网络的拓扑是指这些结点和信道的排列。因特网的拓扑类似于路线图。信道（路）携带数据包（汽车）从一个结点（交叉口）走到另一个结点。如图1.6所示，该网络包含16个结点，每个结点连接8个信道，一对一的相邻。这种特殊的网络具有环形的网络结构。在图中，每条信道的结点连成圆形，每个方向的两个结点由一条线连接起来。这种拓扑也是一个直接网络，16个结点的拓扑连接到一个终端中。 一个良好的拓扑结构利用现有封装技术特点，以满足应用带宽和延迟最低要求。为了使带宽达到最大化，一个拓扑应饱和等分带宽并提供底层封装技术使带宽穿过系统中点。例如，图1.7显示出图1.6中网络如何被包装。四个结点组被放置在垂直印刷电路板中，然后连接到电路板底板中，正如有可能被插入到主板的电脑。在这个系统中，平分带宽可穿过底板使带宽最大。假定背板足够容纳256个信号，每个操作的数据速率为1Gbit/s，总平分带宽为256Gbit/s。回顾图6，拓扑结构的16个单向通道，图中一个方向的线条代表两个信道。为了使256个信号等分，每个通道交叉平分256/16=16个信号的宽度。然而，我们必须也考虑到每个结点会封装在单个集成电路芯片。在这个例子中，每个信号有足够的引脚以支持128个信号。由于拓扑结构每个结点需要8个信道，每个芯片的引脚限制约束带宽为128/8=16个信号。幸运的是，引脚限制的通道带宽恰好匹配所需等分带宽的数目。相反，考虑到图1.8显示得16个结点的环形网络。每个结点连接4个通道，所以引脚约束限制带宽128/4=32个信号宽度的饱和平分，但是引脚限制的通道宽度只有其一般。因此，由于相同技术的限制，环形拓扑结构提供只有一半的环面拓扑带宽。在带宽方面，环面拓扑明显是一个优越选择，在系统中点处的每个结点提供了32Gbit/s的带宽。然而，高带宽不仅衡量拓扑性能。假定在相同的技术限制下一个不同的设备只需要16Gbit/s的带宽，但仍需要令所需带宽的延迟达到最小而且设定这个应用程序使用4096比特的数据包。为了实现一个低一些的延迟，拓扑必须降低序列延迟平衡结点之间的最小平均距离。参考跳数和结点距离，被测量的结点必须横穿信道才