毕设论文基于FPGA的数字锁相环的设计与实现.docx

单位代码 10006 学 号 分类号 毕业设计(论文)基于FPGA的数字锁相环的设计与实现院（系）名称仪器科学与光电工程学院专业名称测控技术与仪器学生姓名 指导教师 2014年6月基于FPGA的数字锁相环的设计与实现XXX北京航空航天大学北京航空航天大学本科生毕业设计（论文）任务书、毕业设计（论文）题目：基于FPGA的数字锁相环的设计与实现 、毕业设计（论文）使用的原始资料（数据）及设计技术要求：原始资料： 技术要求： 、毕业设计（论文）工作内容： 、主要参考资料：1 张月强基于FPGA 的数字锁相环的研究与设计D 河北：燕山大学, 2011 : 2-4. 2 耿计芳高精度自动变模控制数字锁相环的研究D天津：天津大学, 2006：1-4. 3 张成基于FPGA的数字锁相环的设计与应用D安徽：合肥工业大学, 2010: 2-4. 4 洪龙龙，陈星，沈艳芳数字中频相干解调数字锁相环设计和FPGA实现J电子测量技术, 2012, 35(8) : 23. 仪器科学与光电工程学院（系） 测控技术与仪器 专业类 班学生 毕业设计（论文）时间： 年 月 日至 年 月 日答辩时间： 年 月 日成 绩： 指导教师： 兼职教师或答疑教师（并指出所负责部分）： 系（教研室） 主任（签字）： 注：任务书应该附在已完成的毕业设计（论文）的首页。本人声明我声明，本论文及其研究工作是由本人在导师指导下独立完成的，在完成论文时所利用的一切资料均已在参考文献中列出。作者： 签字：时间：2014年 6 月北京航空航天大学毕业设计(论文)第 8 页基于FPGA的数字锁相环的设计与实现学 生： xxxxx指导老师：xxxxxx摘要目前，关键词：中心频率The Design and Implementation of DPLL Based on FPGAAuthor: Tutor: AbstractAt presen Key words: central frequency目 录1绪论11.1 课题研究背景和意义11.2 国内外研究现状31.3 课题研究的主要内容41.4 本文的结构安排42数字锁相环概述52.1 数字锁相环基本机构及工作原理52.2 数字锁相环各模块简介62.2.1 数字鉴相器62.2.2 数字环路滤波器62.2.3 数控振荡器73FPGA及其软硬件开发环境83.1 FPGA概述83.1.1 FPGA特点83.1.2 Cyclone器件83.1.3 硬件描述语言简介93.1.4 相关软件简介103.2 SIMULINK概述及运用113.2.1 带乘法解调的模拟锁相环123.2.2 带乘法解调的数字锁相环133.3 CORDIC算法143.3.1 CORDIC算法简介143.3.2 计算反正切值143.3.3 计算反正弦值153.4 硬件设计方法154方波数字锁相环的设计164.1 方波数字锁相环整体结构164.2 方波数字锁相环各模块的实现164.2.1 异或门鉴相器164.2.2 K模可逆计数器174.2.3 脉冲加减计数器194.2.4 N分频器204.3 方波数字锁相环总体结构及其仿真204.4 方波数字锁相环的总结245正弦波数字锁相环的设计255.1 正弦波数字锁相环整体结构255.2 正弦波数字锁相环增加的模块255.2.1 正弦波产生模块255.2.2 正弦波转方波模块275.2.3 正弦波输出模块275.3 正弦波数字锁相环的总体结构及其仿真285.4 正弦波数字锁相环的硬件测试305.5 正弦波数字锁相环的总结32结论33致谢35参考文献36附录A 正弦波数字锁相环各模块代码381 绪论1.1 课题研究背景和意义锁相环1.2 国内外研究现状在国外在国内1.3 课题研究的主要内容（1）完成方波DPLL的设计。1.4 本文的结构安排本文的余下部分组织如下：第2章主要介绍了。第3章主要介绍了。第4章介绍了。第5章介绍了第6章最后是对研究内容的总结和对未来研究方向的展望。2 数字锁相环概述2.1 数字锁相环基本机构及工作原理由于模拟锁相环3 FPGA及其软硬件开发环境3.1 FPGA概述3.1.1 FPGA特点现场可编程门阵列FPGA（Field Programmable Gate Array）以实现。4 方波数字锁相环的设计4.1 方波数字锁相环整体结构所设计的5 正弦波数字锁相环的设计5.1 正弦波数字锁相环整体结构正弦波。结论在集成电路致谢本论文的顺利完成，得到了众多方面的帮助和支持。首先,我要衷心地感谢我的导师参考文献 Abhishek Das, Suraj Dash, B.Chitti Babu, Ajit Kumar Sahoo. A Novel Phase Detection System for Linear All-Digital Phase Locked Loop D.2012.2 Luca Vercesi, Luca Fanori, Fernando De Bernardinis, Antonio Liscidini, Rinaldo Castello. A Dither-Less All Digital PLL for Cellular Transmitters J.Journal of Solid-state Circuits, 2012.47(8):1908-1920.3 张月强基于FPGA 的数字锁相环的研究与设计D 河北：燕山大学, 2011 : 2-4.4 刘俊杰, 数字锁相环电路的设计与实现D成都：电子科技大学