dsp原理与开发第4讲.ppt

1/42DSP技术及应用（II） DSP的知识平台 DSP技术 计算机 电子 计算机硬件计算机软件 电子线路数字信号处理 2/42DSP技术及应用（II） 第一题 请用方框图描述一个你熟悉的实用数字信号处理系统，并做 简要的分析；如果没有， 也可以自己设计一个简单的数字信 号处理系统，并描述其功能及用途 3/42DSP技术及应用（II） 第二题 数字滤波器的分类和结构特点 n一、什么是数字滤波器 顾名思义：其作用是对输入信号起到滤波的作用； 即DF是由差分方程描述的一类特殊的 离散时间系统。 功能： 把输入序列通过一定的运算变换成输出 序列。不同的运算处理方法决定了滤波 器的实现结构的不同。 n从实现方法上分：FIR、IIR IIR数字滤波器的结构特点：存在反馈环路，递归型结构 IIR有几种实现结构实现形式：直接型（直接型、直接型）；级联型 （串联）、并联型、转置型 FIR数字滤波器的结构特点：不存在反馈环路，非递归型结构 IIR有几种实现结构实现形式：直接型；级联型；多相实现；线性相位 4/42DSP技术及应用（II） 第二题：维基百科给出的解释 线性移不变的数字滤波器包括无限长脉冲响应滤波器（IIR滤波器）和有限长脉冲响应滤波 器（FIR滤波器）两种。这两种滤波器的系统函数可以统一以Z变换表示为： n 当 时，M就是IIR滤波器的阶数，表示系统中反馈环的个数。由于反馈的存在，IIR 滤波器的脉冲响应为无限长，因此得名。若A(z) = 1，则系统的脉冲响应的长度为N+1，故 而被称作FIR滤波器。 IIR滤波器的优点在于，其设计可以直接利用模拟滤波器设计的成果，因为模拟滤波器本身 就是无限长冲激响应的。通常IIR滤波器设计的过程如下：首先根据滤波器参数要求设计对 应的模拟滤波器（如巴特沃斯滤波器、切比雪夫滤波器等等），然后通过映射（如脉冲响 应不变法、双线性映射等等）将模拟滤波器变换为数字滤波器，从而决定IIR滤波器的参数 。IIR滤波器的重大缺点在于，由于存在反馈其稳定性不能得到保证。另外，反馈还使IIR 滤波器的数字运算可能溢出。 FIR滤波器最重要的优点就是由于不存在系统极点，FIR滤波器是绝对稳定的系统。FIR滤 波器还确保了线性相位，这在信号处理中也非常重要。此外，由于不需要反馈，FIR滤波 器的实现也比IIR滤波器简单。FIR滤波器的缺点在于它的性能不如同样阶数的IIR滤波器 ，不过由于数字计算硬件的飞速发展，这一点已经不成为问题。再加上引入计算机辅助设 计，FIR滤波器的设计也得到极大的简化。基于上述原因，FIR滤波器比IIR滤波器的应用 更广。 5/42DSP技术及应用（II） 第二题：研究数字滤波器结构意义 n滤波器的基本特性（如有限长脉冲响应FIR与无限长脉冲 响应IIR）决定了结构上有不同的特点。 n不同结构所需的存储单元及乘法次数不同，前者影响复 杂性，后者影响运算速度。 n有限精度（有限字长）实现情况下，不同运算结构的误 差及稳定性不同。 n好的滤波器结构应该易于控制滤波器性能，适合于模块 化实现，便于时分复用。 6/42DSP技术及应用（II） 第三题 IIR，FIR滤波器的异同 不同点： n 由于IIR存在反馈，而FIR不存在，因此IIR单位脉冲响应为无限长， FIR单位脉冲响应为有限长 n FIR不存在系统极点，是绝对稳定的系统，而IIR存在极点，实现起 来有可能不稳定 n IIR幅频特性精度很高，不是线性相位的，可以应用于对相位信息不 敏感的音频信号上；FIR幅频特性精度较之于IIR低，但是线性相位 ，就是不同频率分量的信号经过FIR滤波器后他们的时间差不变 n FIR有限的单位响应也有利于对数字信号的处理，便于编程，用于计 算的时延也小，这对实时的信号处理很重要 相同点： n 都是滤波器 7/42DSP技术及应用（II） 第四题（1） DSP和通用处理器在结构上有什么不同，请你画出你熟悉的DSP结构图 根据微处理器的应用领域，微处理器大致可以分为三类：通用高性能微 处理器（也称通用CPU）、嵌入式微处理器和数字信号处理器、微控制 器（后两种也有统称嵌入式CPU）。 n 一般而言，通用处理器追求高性能，它们用于运行通用软件，配备 完备、复杂的操作系统； n 嵌入式微处理器强调处理特定应用问题的高性能，主要用于运行面 向特定领域的专用程序，配备轻量级操作系统，主要用于蜂窝电话 、CD播放机等消费类家电； n 微控制器价位相对较低，在微处理器市场上需求量最大，主要用于 汽车、空调、自动机械等领域的自控设备。 DSP和通用处理器在结构上的不同： n 存储器结构：改进的哈佛结构；冯诺依曼结构 n 总线结构：多套总线；一套总线 8/42DSP技术及应用（II） 第四题（2） 熟悉的DSP结构图 9/42DSP技术及应用（II） 第五题 说说定点DSP和浮点DSP的定义 按数据格式分可分为定点芯片和浮点芯片两种。 n定点DSP芯片按照定点的数据格式进行工作，其数据长度 通常为16位、24位、32位。定点DSP的特点：体积小、成 本低、功耗小、对存储器的要求不高；但数值表示范围 较窄，必须使用定点定标的方法，并要防止结果的溢出 。 n浮点DSP芯片按照浮点的数据格式进行工作，其数据长度 通常为32位、40位。由于浮点数的数据表示动态范围宽 ，运算中不必顾及小数点的位置，因此开发较容易。但 它的硬件结构相对复杂、功耗较大，且比定点DSP芯片的 价格高。通常，浮点DSP芯片使用在对数据动态范围和精 度要求较高的系统中。 10/42DSP技术及应用（II） 第六题 用Q15表示0.5和-0.5 0.5: 0100 0000 0000 0000 -0.5:1100 0000 0000 0000（是否正确?） 正确的话，那么 n负的最大应该如何表示？ n-0.25应该如何表示 补码表示 若定点小数补码形式为x0.x1x2xn,则补码表示的定义是 x 1x =0 x补= (mod2) 2+x=2-x 0 x -1 11/42DSP技术及应用（II） 其它 如果模拟信号的带宽为 5khz,要用8K的采样率，怎么办？ (lucent) 两路？ 为什么说浮点DSP比定点DSP功耗大？ 浮点 DSP 的长指令字、宽的地址总线使得浮点DSP电路更复 杂，芯片也更大，所以成本和功耗也就比较大 。 举例说明循环寻址的应用场合？ 卷积、相关、滤波 12/21DSP技术及应用（II） 第四讲第四讲 TMS320C54xTMS320C54x概概 述述 13/42DSP技术及应用（II） C54x DSP概述（1） 授课内容： 1. C54x的硬件结构 2. C54x的主要特性 3. C54x的引脚功能 4. C54x的内部总线结构 14/42DSP技术及应用（II） C54x的硬件结构（1） C54x DSP硬件体系 C54x是为实现低功耗、高性能而专门设计的定点 DSP芯片。TMS320C54x系列DSP芯片种类虽然很多，但 体系结构却基本一致。 不同型号的芯片，其CPU结构与功能完全相同，型号 之间的差异主要体现在片内的存储器容量、片内外设、 供电电压、速度以及封装上。 15/42DSP技术及应用（II） C54x的硬件结构（2） C54x的基本结构分为 CPU 、存储器以及片内外设与 专用硬件电路三大类。 其内部结构由8条总线和10大部分组成，如下图所示 ，包括中央处理器、内部总线控制器、特殊功能寄存器、数 据存储器RAM、程度存储器ROM、I/O口、串行口、并行 HPI接口、定时器、中断系统。 16/42DSP技术及应用（II） C54x的硬件结构（3） PAGEN DAGEN 特殊功能 寄存器 系统控制 程序地址生成器 数据地址生成器 CPU 乘法 累加器 算术/逻辑 运算单元 桶 形 移位器 比较器 外部 存储器 接口 外部 设备 接口 程序存储器 数据存储器 串行口 并行口 定时器 计数器 中断 系统 控制 接口 PAB PB CAB CB DAB DB EAB EB 17/42DSP技术及应用（II） C54x的硬件结构（4） 18/42DSP技术及应用（II） C54x的硬件结构（5） 各部分的功能各部分的功能 n n1. 1. 中央处理器中央处理器CPUCPU 采用了流水线指令执行结构和相应的并行处理结构，可在一 个周期内对数据进行高速的算术运算和逻辑运算。 2. 2. 内部总线结构内部总线结构 由由一一组程序总线、组程序总线、三三组数据总线和组数据总线和四四组地址总线组成，可在组地址总线组成，可在 一个指令周期内产生两个数据存储地址，实现流水线并行数一个指令周期内产生两个数据存储地址，实现流水线并行数 据处理。据处理。 19/42DSP技术及应用（II） C54x的硬件结构（6） 各部分的功能各部分的功能 3. 特殊功能寄存器 共有26个特殊功能寄存器，位于具有特殊功能的 RAM区。 主要用来对片内各功能模块进行管理、控制、监视。 4. 4. 数据存储器数据存储器RAMRAM 片内数据存储器片内数据存储器 双寻寻址数据寄存器DARAM 单寻寻址数据寄存器SARAM DARAM：在一个指令周期内，可对其进进行两次存取操作，即一 次读读出和一次写入； SARAM：在一个指令周期内，只能进行一次存取操作。 20/42DSP技术及应用（II） C54x的硬件结构（7） 各部分的功能各部分的功能 5. 程序存储器ROM 可由ROM和RAM配置而成，即程序空间可以定义在ROM上 ，也可以定义在RAM中。 当需要高速运行的程序时，可将片外ROM中的程序调入到 片内RAM中，以提高程序的运行速度，降低对外部ROM的 速度要求，增强系统的整体抗干扰性能。 21/42DSP技术及应用（II） C54x的硬件结构（8） 各部分的功能各部分的功能 C54x共有两个通用I/O引脚（BIO和XF）。 BIOBIO：主要用来监测外部设备的工作状态；主要用来监测外部设备的工作状态； XFXF：用来给外部设备发送信号。用来给外部设备发送信号。 C54xC54x芯片还配有主机接口（芯片还配有主机接口（HPIHPI）、）、同步串行口和同步串行口和64K64K 字字I/OI/O空间。空间。 HPIHPI和串行口可以通过设置，用作通用和串行口可以通过设置，用作通用I/OI/O。 64K64K字的字的I/OI/O空间可通过外加缓冲器或锁存电路，配合外部空间可通过外加缓冲器或锁存电路，配合外部 I/OI/O读写控制时序构成片外外设的控制电路。读写控制时序构成片外外设的控制电路。 6. I/O口 22/42DSP技术及应用（II） C54x的硬件结构（9） 各部分的功能各部分的功能 7.串行口 不同型号的不同型号的 C54xC54x芯片，所配置的串行口功能不同。可分芯片，所配置的串行口功能不同。可分 为为4 4种：种： 单通道同步串行口单通道同步串行口SPSP 带缓冲器单通道同步串行口带缓冲器单通道同步串行口BSPBSP 并行带缓冲器多通道同步串行口并行带缓冲器多通道同步串行口McBSPMcBSP 时分多通道带缓冲器串行口时分多通道带缓冲器串行口TMDTMD 23/42DSP技术及应用（II） C54x的硬件结构（10） 各部分的功能各部分的功能 8.主机接口HPI HPI是一个与主机通信的并行接口，主要用于DSP与其 它总线或CPU进行通信。信息可通过C54x的片内存储器与主 机进行数据交换。 不同型号的器件配置不同不同型号的器件配置不同HPIHPI口，可分为：口，可分为： 8 8位标准位标准HPIHPI接口接口 8 8位增强型位增强型HPIHPI接口接口 1616位增强型位增强型HPIHPI接口接口 24/42DSP技术及应用（II） C54x的硬件结构（11） 各部分的功能各部分的功能 9.定时器 定时器是一个软件可编程的计数器，用来产生定时中断。 可通过设置特定的状态来控制定时器的停止、恢复、复位可通过设置特定的状态来控制定时器的停止、恢复、复位 和禁止。和禁止。 25/42DSP技术及应用（II） C54x的硬件结构（12） 各部分的功能各部分的功能 10.中断系统 C54x的中断系统具有硬件中断和软件中断。 硬件中断：由外围设备信号引起的中断。由外围设备信号引起的中断。 分为：分为： 片外外片外外设设设设引起的硬件中断引起的硬件中断； 片内外片内外设设设设引起的硬件中断引起的硬件中断。 软件中断：由程序指令所引起的中断。由程序指令所引起的中断。 可屏蔽中断：可屏蔽中断： SINT15SINT0SINT15SINT0。 非屏蔽中断：非屏蔽中断：包括所有的软件中断和两个外部包括所有的软件中断和两个外部 中断管理优先级：1111 1616个固定级。个固定级。 硬件中断硬件中断RSRS、NMINMI。 26/42DSP技术及应用（II） C54x的主要特性（1） 采用先进的多总线结构，通过采用先进的多总线结构，通过1 1组程序总线、组程序总线、3 3组数据组数据 总线和总线和4 4组地址总线来实现。组地址总线来实现。 1 1CPUCPU 4040位算术逻辑运算单元位算术逻辑运算单元ALUALU，包括包括1 1个个4040位桶形移位寄位桶形移位寄 存器和存器和2 2个独立的个独立的4040位累加器位累加器。 1717 1717位并行乘法器，与位并行乘法器，与4040位专用加法器相连，可用于位专用加法器相连，可用于 进行非流水线的单周期乘法进行非流水线的单周期乘法- -累加运算。累加运算。 27/42DSP技术及应用（II） C54x的主要特性（2） 1 1CPUCPU 比较、选择、存储单元（比较、选择、存储单元（CSSUCSSU），），可用于可用于ViterbiViterbi译码译码 器的加法器的加法- -比比较较较较- -选择运算。选择运算。 指数编码器，是一个支持单周期指令指数编码器，是一个支持单周期指令EXPEXP的专用硬件。的专用硬件。 可以在一个周期内计算可以在一个周期内计算4040位累加器数值的指数。位累加器数值的指数。 配有两个地址生成器，包括配有两个地址生成器，包括8 8个辅助寄存器和个辅助寄存器和2 2个辅助个辅助 寄存器算术运算单元（寄存器算术运算单元（ARAUARAU）。）。 28/42DSP技术及应用（II） C54x的主要特性（3） 2 2存储器存储器 可访问的最大存储空间为可访问的最大存储空间为192K192K 1616位，即位，即64K64K字的程序字的程序 存储器、存储器、64K64K字的数据存储器以及字的数据存储器以及64K64K字的字的I/OI/O空间。空间。 片内片内ROMROM，可配置为程序存储器和数据存储器。可配置为程序存储器和数据存储器。 片内片内RAMRAM有两种类型，即双寻址有两种类型，即双寻址RAMRAM（DARAMDARAM）和单寻址和单寻址 RAMRAM（SARAMSARAM）。）。 29/42DSP技术及应用（II） C54x的主要特性（4） 3 3指令系统指令系统 支持单指令重复和块指令重复操作支持单指令重复和块指令重复操作 支持存储器块传送指令支持存储器块传送指令 支持支持3232位长操作数指令位长操作数指令 具有支持具有支持2 2操作数或操作数或3 3操作数的读指令操作数的读指令 具有能并行存储和并行加载的算术指令具有能并行存储和并行加载的算术指令 支持条件存储指令及中断快速返回指令支持条件存储指令及中断快速返回指令 30/42DSP技术及应用（II） C54x的主要特性（5） 4 4在片外围电路在片外围电路 具有软件可编程等待状态发生器具有软件可编程等待状态发生器 设有可编程分区转换逻辑电路设有可编程分区转换逻辑电路 带有内部振荡器或外部时钟源的片内锁相环（带有内部振荡器或外部时钟源的片内锁相环（PLLPLL） 发生器发生器 支持全双工操作的串行口，可进行支持全双工操作的串行口，可进行8 8位或位或1616位串行通信位串行通信 31/42DSP技术及应用（II） C54x的主要特性（6） 4 4在片外围电路在片外围电路 带带4 4位预定标器的位预定标器的1616位可编程定时器位可编程定时器 设有与主机通信的并行接口（设有与主机通信的并行接口（HPIHPI） 具有外部总线判断控制，以断开外部的数据总线、地具有外部总线判断控制，以断开外部的数据总线、地 址总线和控制信号址总线和控制信号 数据总线具有总线保持器特性数据总线具有总线保持器特性 32/42DSP技术及应用（II） C54x的主要特性（7） 5 5电源电源 具有多种节电模式。具有多种节电模式。 可用可用IDLE1IDLE1、IDLE2IDLE2和和IDLE3IDLE3指令来控制芯片功耗，指令来控制芯片功耗， 使使CPUCPU工作在省电方式。工作在省电方式。 可在软件控制下，禁止可在软件控制下，禁止CLKOUTCLKOUT输出信号。输出信号。 6 6片内仿真接口片内仿真接口 具有符合具有符合IEEE1149IEEE1149. .1 1标准的片内仿真接口。标准的片内仿真接口。 33/42DSP技术及应用（II） C54x的主要特性（8） 7 7速度速度 5.0V5.0V电压的器件，其速度可达到电压的器件，其速度可达到40MIPS40MIPS，指令周期时指令周期时 间为间为25ns25ns。 3.3V3.3V电压的器件，其速度可达到电压的器件，其速度可达到80MIPS80MIPS，指令周期时指令周期时 间为间为12.5ns12.5ns。 2.5V2.5V电压的器件，其速度可达到电压的器件，其速度可达到100MIPS100MIPS，指令周期指令周期 时间为时间为10ns10ns。 1.8V1.8V电压的器件，其速度可达到电压的器件，其速度可达到200MIPS200MIPS，每个核的每个核的 指令周期时间为指令周期时间为10ns10ns。 34/42DSP技术及应用（II） C54x的引脚功能（1） C54x芯片采用CMOS制造工艺，整个系列的型号基本上都采用塑 料或陶瓷四方扁平封装形式（TQFP）。 不同的器件型号其引脚的个数有所不同。下面以TMS320VC5402 芯片为例，介绍C54x引脚的名称及功能。 四方扁平封装(TQFP) 35/42DSP技术及应用（II） C54x的引脚功能（2） C5402共有144个引脚，引脚分布如图 36/42DSP技术及应用（II） C54x的引脚功能（3） 型号不同的C54X，其引脚个数不同, 以C5402为例，共有 144个引脚，按功能可分为七类，即：电源及时钟引脚、控 制引脚、地址引脚、数据引脚、外部中断引脚、通讯端口引 脚、通用I/O引脚。 37/42DSP技术及应用（II） C54x的引脚功能（4） 1).电源及时钟引脚 电源引脚：提供CPU核和外设上的不同电压 时钟引脚：外接晶振，提供时钟信号 2).控制引脚：提供读写、中断、片选等信号 3).地址引脚：用以寻址外部程序空间、外部数据空间和片外 I/O口 4).数据引脚：并行传送16位数据 5).外部中断引脚：1个不可屏蔽和4个可屏蔽的外部中断输入 6).通讯端口引脚：2个串行品、1个并行口和2个通用I/O口 7).通用I/O引脚：用于输入和输出 38/42DSP技术及应用（II） C54x的内部总线结构（1） TMS320C54xTMS320C54x的结构是以的结构是以8 8组组1616位总线为核心，形成了支位总线为核心，形成了支 持高速指令执行的硬件基础。持高速指令执行的硬件基础。 总线结构总线结构 1