Virtuosocadence教程轻松学.ppt

CADENCECADENCE 1 IC IC设计工具原理设计工具原理 （CadenceCadence应用）应用） 哈尔滨工程大学微电子学专业哈尔滨工程大学微电子学专业 CADENCECADENCE 2 第一章 IC设计基础 集成电路设计就是根据电路功能和性能 的要求，在正确选择系统配置、电路形 式、器件结构、工艺方案和设计规则的 情况下，尽量减小芯片面积，降低设计 成本，缩短设计周期以保全全局优化， 设计出满足要求的集成电路。其最终的 输出是掩模版图，通过制版和工艺流片 得到所需的集成电路。 CADENCECADENCE 3 IC设计基础 集成电路制造过程示意图： CADENCECADENCE 4 IC设计基础 集成电路设计域主要包括三个方面： 行为设计（集成电路的功能设计） 结构设计（逻辑和电路设计） 物理设计（光刻掩模版的几何特性和物 理特性的具体实现） CADENCECADENCE 5 IC设计基础 集成电路设计层次主要包括五个层次： （）系统级 （）算法级 （）寄存器传输级（RTL级） （）逻辑级 （）电路级 CADENCECADENCE 6 IC设计基础 集成电路设计特点： （1）集成电路对设计正确性提出了更为严格的要求。 （2）集成电路对外引出端的数目受外形尺寸限制，外形 尺寸与封装内芯片的引脚数目不可能同步增加，给芯 片的检测带来困难。 （3）集成电路的布局、布线等版图设计更加复杂，只有 最终生成设计版图，通过制作掩模、流片，才能真正 实现集成电路的各种功能。 （4）集成电路设计必须采用分层次设计和模块化设计。 CADENCECADENCE 7 IC设计基础 避免集成电路设计中出现错误措施有： （1）在芯片中设置容错电路，使芯片具有一定的修正功 能。 （2）借助计算机辅助设计工具（EDA工具）对设计的每 个阶段进行反复验证和检查，并对物理因素与电学性 能的交织问题进行考虑，以保证设计的正确性。 CADENCECADENCE 8 IC设计基础 设计信息描述： 集成电路设计信息描述主要有设计图和语言描述方式。 与设计层次相对应的设计描述主要有功能描述、逻辑描 述、电路描述、版图描述。 功能和逻辑描述可用设计图和语言实现。 逻辑描述用逻辑图和逻辑语言实现。 电路描述用电路图实现。 版图描述采版图实现 CADENCECADENCE 9 IC设计基础 IC设计流程： CADENCECADENCE 10 IC设计基础 理想的IC设计：根据设计要求进行系统编译，得到 系统性能和功能描述；由系统性能和功能描述直接编 译出逻辑和电路描述；再由逻辑和电路描述直接编译 出相应的物理版图描述。 但由于缺少有效的CAD工具，这种技术迄今难以实现 。目前硅编译器是设计自动化程度最高的一种设计技 术，可实现算法级或寄存器传输级到掩模版图，但是 适用于少数几种高度规则结构的集成电路。 CADENCECADENCE 11 IC设计基础 典型的实际分层次设计流程： CADENCECADENCE 12 IC设计基础 分层次设计流程主要适用于数字系统设 计，模拟IC设计基本上是手工设计。 即便是数字IC设计，也需要较多的人工 干预。 CADENCECADENCE 13 IC设计基础 IC设计方法 （1）全定制设计 （2）半定制设计 通道门阵列法 门海法 （3）定制设计 标准单元法 通用单元法 CADENCECADENCE 14 第二章 EDA概述 电子设计自动化（EDA：Electronic Design Automation）就是利用计算机作为工作平台进 行电子自动化设计的一项技术。 涵盖内容：系统设计与仿真，电路设计与 仿真，印制电路板设计与校正，集成电 路版图设计数模混合设计，嵌入式系统 设计，软硬件系统协同设计，系统芯片 设计，可编程逻辑器件和可编程系统芯 片设计，专用集成电路设计等 CADENCECADENCE 15 EDA概述 高级硬件描述语言的完善和IP（Intellectual Property） 芯核被广泛使用，使得电子系统和设计方式发生了根 本性的转变。 IP是集成电路知识产权模块的简称，定义为：经过预 先设计、预先验证，具有相对独立的功能，可以重复 使用在SoC和ASIC中的电路模块。 IP分三类： 软核IP 固核IP 硬核IP CADENCECADENCE 16 EDA概述 软核IP（soft IP）是用可综合的硬件描述语言描述的 RTL级电路功能块，不涉及用与什么工艺相关的电路 和电路元件实现这些描述。 优点：设计周期短，设计投入少，不涉及物理实现， 为后续设计留有很大发挥空间，增大了IP的灵活性和 适应性。 缺点：会有一定比例的后续工序无法适应软核IP设计 ，从而造成一定程度的软核IP修正，在性能上有较大 的不可预知性。 CADENCECADENCE 17 EDA概述 硬核IP（Hard IP）是经过布局、布线并针对某 一特定工艺库优化过的网表或物理级版图，通 常是GDS-Stream的文件形式。 优点：在功耗、尺寸方面都作了充分的优化， 有很好的预知性。 缺点：由于对工艺的依赖性使得其灵活性和可 移植性都较差。 CADENCECADENCE 18 EDA概述 固核IP（Firm IP）是已经基于一般工艺库进行 了综合和布局IP核，通常以网表的形式提交客 户使用。 固核IP在结构、面积以及性能的安排上都已进 行了优化。固核IP提供了介于软和IP和硬核IP 之间的一个折中方案，比起硬核IP，具有较好 的灵活性和可移植性，比起软和IP在性能和面 积上有较好的可预知性。 CADENCECADENCE 19 EDA概述 EDA发展概况： （1）20世纪60、70年代出现计算机辅助设计（CAD） （2）随后出现CAE、CAM、CAT、CAQ。 （3）20世纪80年代，初级的具有自动化功能的EDA出现 。 （4）20世纪90年代，EDA技术渗透到电子设计和集成电 路设计各个领域，形成了区别于传统设计的整套设计思 想和方法。 （5）当前，深亚微米工艺和SoC设计对EDA技术提出更 高更苛刻的要求。 CADENCECADENCE 20 EDA概述 EDA与传统CAD主要区别： （1）DEA提供的电路图形背后依靠标准的程序化模型或 模型库的支持，使得设计的电路具有仿真和分析的基 本条件，传统CAD仅仅是辅助作图工具，图形背后没 有深层次的物理含义。 （2）EDA自动化、智能化程度更高，功能丰富完善。 （3）EDA的开放性和数据交换性更好。 （4）EDA技术面向设计对象，更贴近实践。 CADENCECADENCE 21 EDA概述 EDA技术特征： （1）硬件采用工作站和PC机。 （2）具有IP模块化芯核的设计和可重复利用功能。 （3）EDA技术采用高级硬件描述语言描述硬件结构、参 数和功能，具有系统级仿真和综合能力。 CADENCECADENCE 22 EDA概述 EDA工具一般由两部分组成： 逻辑工具 物理工具 物理工具主要实现物理布局布线。 逻辑工具基于网表、布尔逻辑、传输时序等概念。 该两部分由不同工具承担，利用标准化的网表文件进行 数据交换。 CADENCECADENCE 23 EDA概述 EDA应用于三方面： 印制电路板的设计（PCB） 可编程数字系统设计（CPLD、 FPGA、SOPC） IC设计（ASIC, Soc） CADENCECADENCE 24 EDA概述 EDA软件功能分类： 设计工具（以人机接口环境为主） 综合工具（处理设计目标） CADENCECADENCE 25 EDA概述 设计中采用的输入方法： 数字IC设计：硬件描述语言，状态机，原理图 模拟IC设计：图形输入，SIPCE语言输入 PLD设计：HDL语言输入，原理图，状态机， 波形输入 PCB设计：原理图输入 CADENCECADENCE 26 EDA概述 EDA设计方法： （1）行为描述法 （2）IP设计与复用技术 （3）ASIC设计方法 （4）SoC设计方法 （5）软硬件协同设计方法 CADENCECADENCE 27 EDA概述 IC设计工具按其用途分类： （1）设计输入与仿真工具 （Cadence公司的Virtuoso composer、Verilog-XL、NC-verilog ） （2）综合工具 （Synopsys公司的DC Expert ，Cadence公司 的BuilderGates，Magma公司的Blast RTL） （3）布局和布线 （Cadence PKS和SE-PKS ，Synopsys的 Physical Compiler, Magma公司的Blast Fusion） （4）物理版图设计和验证工具（Cadence公司的Virtuoso Layout Editor，Synopsys公司的ComsSE ,Tanner公司的 L-edit） （5）模拟电路编辑与仿真（Synopsys公司的HSpice ， Cadence公司的Spectre Simulator ,Tanner公司的S-edit） CADENCECADENCE 28 EDA概述 EDA主要供应商： VHDLVHDL仿真仿真 行为综合行为综合 逻辑综合逻辑综合 可测性设计可测性设计 低功耗设计低功耗设计 布局布线布局布线 后仿真后仿真 SynopsysSynopsysAltaAlta EpicEpicSynopsysSynopsys IKOSIKOSCadenceCadenceCompassCompassSynopsysSynopsysVantageVantage VantageVantageCadenceCadenceSynopsysSynopsys SynopsysSynopsysCompassCompassMentor GraphicsMentor Graphics CadenceCadenceAvant!Avant!Mentor GraphicsMentor Graphics SunriseSunriseSynopsysSynopsysCompassCompass CADENCECADENCE 29 EDA概述 EDA业界三强： Cadence，强项为IC版图设计和PCB设计 Synopsys，强项为逻辑综合 Mentor Graphics，强项为PCB设计和深 亚微米IC设计验证和测试 CADENCECADENCE 30 EDA概述 Cadence 公司简介： 成立于1988年，公司总部位于美国加利福 尼亚州的San Jose，是全球最大的EDA供应商。 产品涵盖领域： 包括系统顶层设计与仿真、信号处理、电 路设计与仿真、PCB设计与分析、FPGA及ASIC 设计以及深亚微米IC设计等。 CADENCECADENCE 31 EDA概述 Cadence EDA工具分类： 1、板级电路设计系统 工具 Concept HDL原理图设计输入工具 Check Plus HDL原理图设计规则检查工具 SPECTRA Quest Engineer PCB版图布局规划工具 Allegro Expert专家级PCB版图编辑工具 SPECTRA Expert AutoRouter 专家级pcb自动布线工具 SigNoise信噪分析工具 EMControl 电磁兼容性检查工具 CADENCECADENCE 32 EDA概述 2、逻辑设计与验证工具 Verilog-xl仿真器 Leapfrog VHDL仿真器 Affirma NC Verilog仿真器 Affirma NC VHDL仿真器 Verifault-XL 故障仿真器 VeriSure代码覆盖率检查工具 Envisia Build Gates 综合工具 CADENCECADENCE 33 EDA概述 3、全定制IC设计工具 Virtuos Schematic Composer Analog Design Environment Virtuos Layout Editor Spectra Virtuoso Layout Synthesizer Assura dracula Diva CADENCECADENCE 34 EDA概述 Synopsys公司简介： 是为全球集成电路设计提供电子设计自动化(EDA) 软件工具的主导企业。为全球电子市场提供技术先进的 IC设计与验证平台，致力于复杂的芯片上系统(SoCs)的 开发。总部设在美国加利福尼亚州Mountain View，有 超过60家分公司分布在北美、欧洲、日本与亚洲。 提供前后端完整IC设计方案的领先EDA工具供应商 。是EDA历史上第一次由一家EDA公司集成了业界最好 的前端和后端设计工具。 CADENCECADENCE 35 EDA概述 Sysnopsys 公司主要产品 Apollo-II （为SoC设计服务的布局布线系统） Hercules（层次化的物理验证） PrimeTime（全芯片，门级静态时序分析） Saber（混合信号、混合技术仿真器） SaberDesigner（简单易用、交互能力强的设计工具） VCS（先进的RTL及门级验证平台 ） Vera（为功能验证提供测试向量自动生成） Cosmos-Scope（图形化波形分析仪） CosmosLE（自动化的版图全定制） ComosSE（全定制的自动化仿真环境） HSPICE（高精度电路仿真 ） NanoSim（存储器和混合信号验证 ） CADENCECADENCE 36 EDA概述 Mentor Graphics公司简介： Mentor Graphics公司成立于1981年，总部 位于美国俄勒冈州的Wilsonville。Mentor提供 完整的软件和硬件设计解决方案。 CADENCECADENCE 37 EDA概述 Mentor公司的主要产品 Mentor DFT （深亚微米集成电路的设计测试） Calibre product suite （深亚微米集成电路的版图验证） ModelSim ，Eldo ，Mentor Graphics （深亚微米集成电 路的系统设计仿真） Blast RTL （高容量，快速的逻辑综合器和静态时序分析 模块） Blast Fusion （完整的从门级网表到芯片的物理设计系统 ） CADENCECADENCE 38 第三章Cdence的系统组织结构 v大多数 Cadence 工具使用同样的库模型 ，库结构按目录结构组织数据，这利于 不同工具之间的数据交互和一致操作。 物理组织逻辑组织 目录库 子目录单元 子目录视图 CADENCECADENCE 39 系统组织结构 vDDMS（Design Data Management System ） DDMS 物理路径 Path/lib/cell_1/layout_3.0 逻辑名称 cell_1 layout 3.0 Library.lib CADENCECADENCE 40 系统组织结构 vTerms and Definitions 库（library）：特定工艺相关的单元集合 单元（cell）：构成系统或芯片模块的设计对象 视图（view）：单元的一种预定义类型的表示 CIW：命令解释窗口 属性（attributes）：预定义的名称-值对的集合 搜索路径（search path）：指向当前工作目录和 工作库的指针 CADENCECADENCE 41 系统启动 v 环境设置 1 .cshrc 文件设置 .cshrc文件中指定 Cadence 软件和 licence 文件 所在的路径 2 .cdsenv 文件设置 .cdsenv 文件包含了 Cadence 软件的一些初始 设置，该文件用 SKILL 语言写，Cadence 可 直接执行 3 .cdsinit 文件设置 CADENCECADENCE 42 系统启动 5 工艺文件（technology file) 技术文件包含了设计必需的很多信息，对设计，尤其 是版图设计很重要。它包含层的定义，符号化器件定 义，几何、物理、电学设计规则，以及一些针对特定 Cadence 工具的规则定义，如自动布局布线的规则，版 图转换成 GDSII 时所使用层号的定义。 6 显示文件（display.drf） CADENCECADENCE 43 系统启动 v系统启动 1 前端启动命令 命令规模功能 icdes 基本数字模拟设 计输入 icdss icde 加数字设计 环境 icmsm 前端模拟、混合 、微波设计 iccaxl 前端设计加布局 规划 CADENCECADENCE 44 系统启动 2 版图工具启动命令 命令规模功能 layouts 基本版图设计（ 具有交互 DRC 功能） layoutPlusm 基本版图设计（ 具有自动化设计 工具和交互验证 工具） CADENCECADENCE 45 系统启动 3 系统级启动命令 命令规模 功能 swbs Pcb 设计 msfbl 混合型号IC设 计 icfbxl前端到后端大 多数工具 CADENCECADENCE 46 系统启动 CADENCECADENCE 47 系统启动 Command Interpreter Window（CIW） Log 文件菜单栏窗口号输出域 命令提示行 输入域 鼠标按钮提示 CADENCECADENCE 48 帮助系统 v两种方式寻求帮助 1 openbook 在UNIX提示符下输入命令 openbook: host openbook 网 表信息(用于LVS);工艺相关信息 验证方式-Incremental VS Full chip Hierarchical VS Flatten Online VS offline CADENCECADENCE 141 版图验证工具Dracula vDracula 主要功能: 1设计规则检查DRC * 2电气规则检查ERC 3版图 填充设计数据信息; 编译命令文件; 提交执行文件; 查询验证结果报表并修改错误; CADENCECADENCE 144 版图验证工具Dracula v版图GDSII 格式转换 WHY：Dracula 处理对象是GDSII文件 操作步骤： 执行：CIWFileExportStream 弹出如下窗口： CADENCECADENCE 145 版图验证工具Dracula 运行目录 输出文件名 What is this? CADENCECADENCE 146 版图验证工具Dracula It is this,the two units should be consistent! These two items should be changed according to your design CADENCECADENCE 147 版图验证工具Dracula CADENCECADENCE 148 Dracula-DRC v Function of DRC 检查布局设计与制程规则的一致性; 基本设计规则包括各层width,spcing及不 同层之间的spcing,enclosure等关系; 设计规则的规定是基于process variation, equipment limitation,circuit reliability; 特殊情况下,设计规则允许有部分弹性; CADENCECADENCE 149 Dracula-DRC Find DRC Errors with InQuery CADENCECADENCE 150 Dracula-DRC Dracula DRC 验证步骤： 1. 把版图的GDII文件导出到含有DRC规则文件 的目录（run directory）下； 2. 更改DRC文件中的INDISK和PRIMARY值； 3. 在xterm中，进入含DRC规则文件的运行目 录下，依次输入如下命令： % PDRACULA %:/get DRC文件名 %:/fi % CADENCECADENCE 151 Dracula-DRC 4. 打开待检验单元的版图视图，在工作窗口选 择ToolsDracula Interface （对于4.45以下 版本，选择Tools-InQuery），工具菜单里 多出DRC、LVS等项。 CADENCECADENCE 152 Dracula-DRC 5. 选择DRC-setup，弹出如下图所示对话框， 在Run Directory栏中填入运行DRC的路径后 ，点OK，打开的版图中会出现错误标记。 CADENCECADENCE 153 Dracula-DRC CADENCECADENCE 154 Dracula-LVS Dracula LVS(包含器件提取）步骤: 1.把版图的GDSII文件导出到含有LVS规则文件的 目录； 2.把