EDA课程设计自动奏乐器.doc

课程设计一 设计题目：自动奏乐器二二 设计要求：1开机能自动奏一个乐曲，可以反复演奏；2速度可变。1 3 1 3 5 6 5 6 6 6 5 6 6 6 5 5 3 1 2 2 3 2 1 3附加：显示乐谱。三 设计过程：（一）设计方案：本实验共分变速控制、断音延音、选音、分频和显示五部分。其中，变速控制部分由biansu模块构成；断音延音部分由模块yuepu1构成；模块yuepu2选出不同的地址输出，yindiao模块实现分频，两者连接得到不同的音调，输出到一个，实现占空比为：，送出到扬声器发声；显示部分是一个7449译成器，在选音奏乐的同时数码管显示乐谱。详细实现过程如下：1.实验采用两个时钟信号：93.75kHZ和23.438kHZ，分别用于演奏速度的控制与不同音调的分频。93.75kHZ用四片74160构成2929进制计数器和1464进制计数器，分别得到32HZ和64HZ的信号，使演奏出快慢两种速度；用23.438kHZ构成八个音频的进制计数器,将输出加到八选一数字选择器,用控制端CBA控制，以便通过分频得到不同的音调。2.从乐谱开始到结束总共包括32种状态, 且为了实现乐曲能够自动循环播放，采用了32进制加法计数器。3. 乐谱中的延音与断音用一个八进制计数器与上述的32进制计数器构成，在每八个时钟周期后出现一个脉冲out1，用来控制每个音符的断音。在32进制计数器计到6时出现out2; 计数器计到12时出现out3; 计数器计到13时出现out4; 计数器计到14时出现out5; 计数器计到28时出现out6; 计数器计到29时出现out7; 计数器计到30时出现out8。out2out8均用来控制延音。（二）设计说明:总图：1.变速模块：有两个输入端，93.75kHZ的信号输入端和变速控制端biansu。93.75kHZ用四片74160构成2929进制计数器和1464进制计数器，如下图所示，当biansu=1时得到32HZ信号，当biansu=0时，得到64HZ的信号，使演奏出快慢两种速度。电路图如下：模拟仿真：2.断音延音：模块yuepu1用一个74160构成一个八进制计数器，在每八个时钟周期后出现一个脉冲out1；同时，用两片74161构成一个32进制计数器，用来实现循环播放，并控制每个音符的延音。在32进制计数器计到6时出现out2; 计数器计到12时出现out3; 计数器计到13时出现out4; 计数器计到14时出现out5; 计数器计到28时出现out6; 计数器计到29时出现out7; 计数器计到30时出现out8。out2out8均用来控制延音。电路图如下：3.选音：用断音延音模块的五个输出端Q4、Q3、Q2、Q1、Q0来确定C、的状态，获得时序电路。(1)C B A三端所对应的音调：音调CBA高音100010012010301151016110(2)用卡诺图画出关系式，连好电路图，输出CBA端。Q4Q3Q2Q1Q0/CBAQ2Q1Q0Q4Q300000101101011011110110000001011001101101101110101011101101100001011011011011101001001001100100100100110110110110000011001101101当Q0=0时： C=Q2+Q3+Q4B=Q3+Q4+Q4Q3+Q4Q2Q1A=+Q2+Q4Q3Q1当Q1=1时：C=Q2+Q3+Q4+Q2B=+A=+Q2Q1+Q3Q2+Q4Q2电路图连接如下：模拟仿真：4.分频音调：采用23438HZ的信号输入，为区别各个音调，用两片74160来构成6个不同的计数器，达到分频的作用，最后为使占空比为1：1，输出到一个调节占空比后再送到扬声器输出端。23438/(261.63*2)/2=22 23438/261.63/2=44 23438/293.66/2=3923438/329.63/2=34 23438/392.00/2=29 23438/440.00/2=26各音符所对应的进制：音调频率(Hz)进制高1261.63*2221261.63442293.66393329.63345392.00296440.0026电路图如下：模拟仿真：5.显示：电路如下（详细见总图）A B C三端只要有一个输入7449为高电平，则译码器工作，对应显示相应的音符；当CBA为000时，译码器不工作，无音符显示。四 硬件调试： 经过连线、下载、调试，最终产生需要的音乐。但一开始发现声音尖细刺耳，经过老师的指导和同学之间互相认真查找原因后发现是频率过高所致，将控制演奏速度的时钟频率93.750KHZ改成46.875KHz，将控制速度分别限定在16HZ和32HZ后克服了这种现象，得到较满意的乐音。五实验过程中所出现的问题：1.时钟信号命名时不一致则在编辑时出现找不到引脚的warning；2.整个实验在同一台电脑上完成，换机后，原来的图形无法在软件环境中打开，或有时打开，但却无法编辑；3.模拟仿真过程中有毛刺出现，是在自己设定高低电平时时间不一致造成的，但仍满足实验的逻辑关系；六收获与体会：带着欣喜与疲倦，我们结束EDA课程设计。回想最初拿到题目时的困惑和焦虑，对自己的知识水平、个人能力曾一度产生很大的怀疑，顿时感到一片迷茫，不知道自己到底都学了些什么，大脑一片空白。经过几天的冥思苦想，细细推敲，从最初有顶点儿的模糊想法到日渐完整的电路设计，遇到问题、解决问题，一步步开始喜欢上动手实验，对自己的信心也随着实验进程慢慢回升。但是一波三折，在将要大功告成的时候，又出现各种硬件错误，致使我反复更换硬件，最终看到自己设计的结果显示。每当投入一件事时就觉得时间过得飞快，每天都觉得在实验室还没一会儿就已是下课时间，而自己的模块电路图还没有完整地画出来，真怕思路就此打断，回宿舍后就反复绘制、模拟仿真。唯一可惜的一点儿是拷贝到实验室的电脑上又不能用，还得从头画起，着实浪费了不少时间，可在这个过程中，自己对整个电路图牢记于心。当最后看到自己的劳动成果与题目相符时，才最终松了一口气！而脸上也情不自禁地露出欣喜的笑容。这次的EDA课程设计给了我一次实践的机会，使我可以把学到的理论知识应用于实际。通过这次设计，我充分的认识到自己在数字技术学习上的不足，对以前学过的知识有了更加深刻的认识，并且学到了许多书本上没有的知识。在设计电路的过程中我遇到了不少的麻烦，但通过自己的努力和老师，同学的帮助，最终都被一一解决。最重要的是这次EDA课程设计培养了我们严谨的科学态度，对待事情的恒心和耐心，一个小小的错误就会导致整个电路无法正常运行，每个模块都需要精心设计，不能有一丝的马虎，要始终保持一颗平静的心，不急不躁。此次