《组合逻辑电路》PPT课件.ppt

第三章 组合逻辑电路 3.1 概述 l1. 组合逻辑电路的特点 数字逻辑电路分为类：组合逻辑电路和时序逻辑 电路。 l 组合电路逻辑功能特点：任意时刻的输出仅取 决于该时刻的输入，而与信号作用前电路原来的状态 无关； l 时序电路逻辑功能特点：任意时刻的输出不仅 取决于该时刻的输入，而与信号作用前电路原来的状 态有关。 3.1 概述 3.1.1 组合逻辑电路的分析 l2. 组合电路的分析步骤 l （1）写表达式。由已知的逻辑图，写出相应的 逻辑函数式； l （2）化简。对函数式进行化简； l （3）列真值表。根据化简后的函数式列真值表 ，找出其逻辑功能。 l （4）确定功能。根据真值表和逻辑表达式对逻辑 电路进行分析,最后确定其功能。给出相应的文字描 述，或进一步对该电路功能进行改进 3.1.1 组合逻辑电路的概述 例：试分析图示电路的逻辑功能。 解：第一步：由逻辑图可以写 输出F的逻辑表达式为： 所谓组合逻辑电路的分析，就是根据给定的逻辑电路图， 求出电路的逻辑功能。 3.1.1 组合逻辑电路的概述 第二步：变换 F = AB+AC+BC 第三步：列出真值表。 F 真值表 第四步：确定电路的逻辑功 能。 由真值表可知，三个变量输 入，只有两个及两 个以上变量取值为1时，输出 才为1。可见电路可实现多数 表决逻辑功能。 3.1.1 组合逻辑电路的概述 X 00001111 y 00110011 Z 01010101 11001111 11110000 00110011 10101010 01000101 00100000 01100101 F 11001100 00001111 01010101 由电路图直接列出真值表的方法: 3.1.1 组合逻辑电路的概述 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 x y z 0 1 1 0 0 1 0 1 0 1 2 3 4 5 6 7 FRow 3.1.2 组合逻辑电路的设计 3. 3. 组合逻辑电路的设计方法组合逻辑电路的设计方法 设计步骤： (1)分析设计要求，设置输入输出变量并逻辑赋值； (2)列真值表； (3)写出逻辑表达式，并化简； (4)画逻辑电路图。 与分析过程相反，组合逻辑电路的设计是根据给定的实 际逻辑问题，求出实现其逻辑功能的最简单的逻辑电路。 3.1.2 组合逻辑电路的设计 (2)列真值表 (3) 由真值表写逻辑表达式，并化简； 化简得最简式： (4) 画逻辑电路图： l例： lp75 3.1.5 lp76 3.1.6 3.2 编码器和译码器 人们为解决实践上遇到的各种逻辑问题，设计了许多逻 辑电路。然而，我们发现，其中有些逻辑电路经常、大量 出现在各种数字系统当中。为了方便使用，各厂家已经把 这些逻辑电路制造成中规模集成的组合逻辑电路产品。 比较常用的组合逻辑部件有编码器、译码器、数据选择 器、加法器和数值比较器等等。 1. 1. 编码器编码器 用二进制代码表示文字、符号或者数码等特定对象的过 程，称为编码。实现编码的逻辑电路，称为编码器。 3.2 编码器和译码器 input code word output code word enable inputs map Encoder 目前经常使用的编码器有普通 编码器和优先编码器两种。 若编码状态数为2n，编码输出 位数为n，则称之为二进制编码器 。 （1 1） 普通编码器普通编码器88线线-3-3线编码线编码 器器 8-3 Encoder I0 I1 Y0 I2 Y1 : Y2 : I7 3.2 编码器和译码器 I0 I1 I2 I3 I4 I5 I6 I7Y2Y1Y0 任何时刻只允许输入 一个编码请求 其它输入取值组合不允许出现，为无关项。 3.2 编码器和译码器 （2）二进制优先编码器（ Priority Encoder） 在优先编码器中，允许同时输入两个以上的有效编码请 求信号。当几个输入信号同时出现时，只对其中优先权最 高的一个进行编码。优先级别的高低由设计者根据输入信 号的轻重缓急情况而定。 InputsOutputs EI I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0 GS EO 1 x x x x x x x x 0 x x x x x x x 0 0 x x x x x x 0 1 0 x x x x x 0 1 1 0 x x x x 0 1 1 1 0 x x x 0 1 1 1 1 0 x x 0 1 1 1 1 1 0 x 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0 1 1 1 1 0 1 1 1 1 1 0 低电平 有效 允许编码， 但无有效编 码请求 优先权 最高 反码输出 3.2 编码器和译码器 EI I7 A2 I6 A1 I5 A0 I4 I3 GS I2 EO I1 I0 74X148 6 7 9 1 14 15 5 4 3 2 13 12 11 10 选通输出端GS和扩展输出端 EO：为扩展编码器功能而设置。 当GS=0，且EI=0时，表示“电路工 作，且有编码输入”；当EO=0 ，且 EI=0时，表示“电路工作，但无编 码输入”。 选通输入端EI：只有在EI=0 时，编码器才处于工作状态；而在 EI=1时，编码器处于禁止状态， 所有输出端均被封锁为高电平。 3.2 编码器和译码器 3.2 编码器和译码器 3.2 编码器和译码器 3.2 编码器和译码器 2. 2. 译码器译码器 input code word output code word enable inputs map Decoder 译码： 编码的逆过程，将编码时赋予代码的特定含义“ 翻译”出来。 译码器： 实现译码功能的电路。 输入为 n位二进制代码，输出为2n个状态，则称之为二 进制译码器。 （1 1）二进制译码器）二进制译码器3-83-8译码器译码器 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 X X X X X X 1 X X X X X X 1 X X X 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 1 0 0 1 0 0 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1 1 1 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 S S1 S2 A2 A1 A0 OutputsInputs 3.2 编码器和译码器 S为控制端（又称使 能端）， S=1 译码工 作； S=0 禁止译码， 输出全1 。 3.2 编码器和译码器 应用举例 （a）功能扩展（利用使能端实现） 3.2 编码器和译码器 （b）实现组合逻辑函数F（A，B，C） 例：试用74LS138译码器实现逻辑函数： 解：因为 3.2 编码器和译码器 （2 2）二）二- -十进制译码器十进制译码器 二-十进制译码器的逻辑功能是将输入的BCD码译成 十个输出信号。 3.2 编码器和译码器 译中 为0 拒绝 伪码 3.2 编码器和译码器 （3 3）显示译码器）显示译码器 数字显示器件 数字显示器件是用来显示数字、文字或者符号的器件 ，常见的有辉光数码管、荧光数码管、液晶显示器、发 光二极管数码管、场致发光数字板、等离子体显示板等 等。我们主要讨论发光二极管数码管。 LED数码管 LED数码管又称为半导体数码管，它是由多个LED按 分段式封装制成的。 LED数码管有两种形式：共阴型和共阳型。 3.2 编码器和译码器 七段显示LED数码管 (a) 外形图 (b) 共阴型 (c) 共阳型 公共阴极公共阳极 高电平驱动低电平驱动 3.2 编码器和译码器 发光二极管（LED）的特点及其驱动方式 LED具有许多优点，它 不仅有工作电压低(1.53V) 、体积小、寿命长、可靠性 高等优点，而且响应速度快 (100ns)、亮度比较高。 一般LED的工作电流选 在510mA，但不允许超过 最大值（通常为50mA）。 LED可以直接由门电路 驱动。 R为限流电阻 3.2 编码器和译码器 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 0 0 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 0 1 1 1 0 0 1 0 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 a b c d e f g 输 出 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 BI/RBO 输入/输出 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 灭灯 灭零 试灯 功能 （输入） 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 LT RBI 显示 字形 输 入 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0 A3 A2 A1 A0 七段显示译码器7448的功能表 3.2 编码器和译码器 ：称为消隐 输入/灭零输出端，均为 低电平有效。 ：称为灭零输入 端，低电平有效，用于 将无效的零灭掉。 ：称为灯测试输入 端，低电平有效。当 它为0时，数码管显示数 字8，表明该数码管正常 工作；否则，数码管不能 正常显示。数码管正常显 示时接高电平。 3.2 编码器和译码器 例：用七段显示译码器74LS48驱动共阴型LED数码管。 3.2 编码器和译码器 l 例：设计一个有灭零控制的10位数码显示系统 ，要求保留小数点后一位有效数字。 3.2 编码器和译码器 1. 1. 加法器加法器 （1 1）1 1位加法器位加法器 S=AB= AB+A B CO=AB 0 0 1 0 1 0 0 1 0 0 0 1 1 0 1 1 A B Inputs SCO Outputs 半加器 3.3 加法器和数值比较器 全加器74LS183双全加器 全加器能把本位两个加数An 、 Bn 和来自低位的进位Cn-1 三者相加，得到求和结果Sn 和该位的进位信号Cn 。 Sn Cn 0 0 00 0 0 0 11 0 0 1 01 0 0 1 10 1 1 0 01 0 1 0 10 1 1 1 00 1 1 1 11 1 An Bn Cn-1 3.3 加法器和数值比较器 （2 2）多位加法器）多位加法器 串行进位加法器 3.3 加法器和数值比较器 用加法器设计组合逻辑电路 8421BCD码 0011 余3码 例：将8421BCD码转换成余3码。 余3码8421BCD码3(即0011) 3.3 加法器和数值比较器 2. 2. 数值比较器数值比较器 数值比较器：能够比较数字大小的电路。 由真值表写出逻辑表达式： 由表达式画出逻辑图。 输输 入输输 出 A BFAB FAB FA=B 0 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 0 0 1 真值表 （1）1位数值比较器 3.3 加法器和数值比较器 （3）数值比较器的位数扩展 串联方式 用2片7485组成8位二进制数比较器。 （2） 4位二进制数比较器集成数值比较器7485 3.3 加法器和数值比较器 并联方式： 并联方式比串联方式的速度快。 用5片7485组成16位二进制数比较器 3.3 加法器和数值比较器 1. 1. 数据选择器（多路开关）数据选择器（多路开关） D0 D1 Dn Y SELEN . 1D0 1D1 1Dn 1Y SELEN . 2D0 2D1 2Dn 2Y . 3D0 3D1 3Dn 3Y . 能够按照给定的地址将某个数据从一组数据中选出来 的电路。 3.4 数据选择器和数据分配器 S 0 0 0 0 A1 A0 Y 0 0D0 0 1D1 1 0D2 1 1D3 1 0 S 4选1数据选择器功能表 S：选通控制端。 S=0时，数据选择器工作；S=1时，Y=0输出无效。 3.4 数据选择器和数据分配器 4选1数据选择器电路图 3.4 数据选择器和数据分配器 双4选1数据选择器74LS153 逻辑表达式： 公共的 地址输入端 独立的数据输 入端和输出端 选通控制端 74x153双4选1数选器 A B 1G 1C0 1Y 1C1 1C2 2Y 1C3 2G 2C0 2C1 2C2 2C3 74X153 7 5 14 2 1 6 4 3 15 10 9 11 12 13 1C0 2C0 1C1 2C1 1C2 2C2 1C3 2C3 1C0 0 1C1 0 1C2 0 1C3 0 0 2C0 0 2C1 0 2C2 0 2C3 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 X X 1Y 2Y1G 2G B A OutputsInputs 3.4 数据选择器和数据分配器 例：试用一片双4选1数选器74LS153组成一个8选1数据选择器。 解： A2A1 A0Y 000 11D0D3 100 11D4D7 3.4 数据选择器和数据分配器 例：试用一个双4选1数据选择器74LS153实现逻辑函数 ： 解：令 3.4 数据选择器和数据分配器 例：试用4选1数据选择器74LS153实现如下逻辑函数的组合 逻辑电路。 解：逻辑函数变形为最小项之和形式 比较可得： D0=0，D1=1，D2=1，D3=1 3.4 数据选择器和数据分配器 8选1数据选择器的逻辑表达式： 8选1数据选择器74LS151 特点：输出端为互补形式。 3.4 数据选择器和数据分配器 7 4 L S 1 5 1 的 真 值 表 数据选择器的扩展 怎樣用数据选择器实现逻辑函数 基本原理 数据选择器的主要特点： （1）具有标准与或表达式的形式。即： （2）提供了地址变量的全部最小项。 （3）一般情况下，Di可以当作一个变量处理。 因为任何组合逻辑函数总可以用最小项之和的标准形 式构成。所以，利用数据选择器的输入Di来选择地址变量 组成的最小项mi，可以实现任何所需的组合逻辑函数。 基本步骤 确定数据选择器 确定地址变量 2 1 n个地址变量的 数据选择器， 不需要增加门 电路，最多可 实现n1个变 量的函数。 3个变量，选用4 选1数据选择器。 A1=A、A0=B 逻辑函数 1 选用74LS153 2 74LS153有两个 地址变量。 求Di 3 （1）公式法 函数的标准与或表达式： 4选1数据选择器输出信号的表达式： 比较L和Y，得： 3 画连线图 4 4 求Di的 方法 （2）真值表法 C=1时L=1， 故D0=C L=0，故 D2=0 L=1，故 D3=1 C=0时L=1， 故D1=C 求Di的 方法 （3）图形法 D0D1D3D2 用数据选择器实现函数： 例 选用8选1数据选择器74LS151 设A2=A、A1=B、A0=C 求Di D0=DD2=1D6=1D4=D D1=DD3=0D7=0D5=1 画连线图 本节小结 数据选择器是能够从来自不同地址的多路数字信 息中任意选出所需要的一路信息作为输出的组合电 路，至于选择哪一路数据输出，则完全由当时的选 择控制信号决定。 数据选择器具有标准与或表达式的形式，提供了 地址变量的全部最小项，并且一般情况下，Di可以 当作一个变量处理。因为任何组合逻辑函数总可以 用最小项之和的标准形式构成。所以，利用数据选 择器的输入Di来选择地址变量组成的最小项mi，可 以实现任何所需的组合逻辑函数。 用数据选择器实现组合逻辑函数的步骤：选用数 据选择器确定地址变量求Di画连线图。 3.4.3 1路-4路数据分配器 由地址码决 定将输入数 据送给哪 路输出。 真值表 逻辑表达式 地 址 变 量 输 入 数 据 逻辑图 3.4.4 集成数据分配器及其应用 集成数据分配器 把二进制译码器的使能端作为数据输入端，二进制代码输入端作 为地址码输入端，则带使能端的二进制译码器就是数据分配器。 由74LS138构成的1路-8路数据分配器 数据输入端 G1=1 G2A=0 地址输入端 数据分配器的应用 数据分配器和数据选择器一起构成数据分时传送系统 本节小结 数据分配器的逻辑功能是将1个输入数据传送到 多个输出端中的1个输出端，具体传送到哪一个输 出端，也是由一组选择控制信号确定。 数据分配器就是带选通控制端即使能端的二进 制译码器。只要在使用中，把二进制译码器的选 通控制端当作数据输入端，二进制代码输入端当 作选择控制端就可以了。 数据分配器经常和数据选择器一起构成数据传 送系统。其主要特点是可以用很少几根线实现多 路数字信息的分时传送。 3.5 组合逻辑电路中的竞争与冒险 一、竞争与冒险现象 在组合电路中，某一输入变量经不同途径传输后，由 于门电路的传输延迟时间的不同，则到达电路中某一会合 点的时间有先有后，这种现象称为竞争。 1 A & F F A A tpd 由于竞争而使电路输出出现不符合门电路稳态下的逻 辑功能的现象，即出现了尖峰脉冲（毛刺），这种现象称 为冒险。 正脉冲“1”型冒险 3.5 组合逻辑电路中的竞争与冒险 1 & & B A C F 1 A A tpd AB AC F AB AC 当B=C=1时， 注意：竞争的存在不一定都会产生冒险（毛刺）。 由于不同的传输路径的门电路的延迟造成的竞争 自竞争。 负脉冲“0”型冒险 3.5 组合逻辑电路中的竞争与冒险 & A B Y 由于门电路的两个输入信号同时向相反的电平跳变时 有时间差造成的竞争 互竞争。 一个变量以原变量和反变量出现在逻辑函数F中时，则 该变量是具有竞争条件的变量。如果消去其他变量（令其 他变量为0或1），留下具有竞争条件的变量， 若函数出现 则产生负的尖峰脉冲的冒险现象，“0”型冒险； 若函数出现 则产生正的尖峰脉冲的冒险现象，“1”型冒险。 3.5 组合逻辑电路中的竞争与冒险 二、竞争冒险现象的检查方法 1. 代数识别法 3.5 组合逻辑电路中的竞争与冒险 例：用代数识别法检查竞争冒险现象。 解：A是具有竞争条件的变量。 3.5 组合逻辑电路中的竞争与冒险 例：用代数识别法判断电路是否存在冒险现象。 解：A和C是具有竞争条件的变量。 变量C不存在冒险现象。 3.5 组合逻辑电路中的竞争与冒险 如果两卡诺圈相切，而相切处又未被其它卡诺圈包围 ，则可能发生冒险现