计算机组成原理第三章总线.ppt

第三章 系统总线 3.1 总线的基本概念 3.2 总线的分类 3.4 总线结构 3.5 总线控制 3.1 总线的基本概念 总线是连接各个部件的公共信息传输线，是 各 个部件共享的传输介质，它能分时地发送与接收各部 件的信息。 l总线特点： 分时共享。 vv总线总线按功能和规范可分为三大类型：按功能和规范可分为三大类型： vv(1) (1) 片级总线片级总线把各种不同芯片连接在把各种不同芯片连接在 一起构成特定功能模块一起构成特定功能模块( (如如CPUCPU模块模块) ) 的信息传输通路。的信息传输通路。 vv(2) (2) 系统总线系统总线微机系统中各插件微机系统中各插件( (模模 块块) )之间的信息传输通路。例如之间的信息传输通路。例如CPUCPU模模 块和存储器模块或块和存储器模块或I/OI/O接口模块之间接口模块之间 的传输通路。的传输通路。（PCIPCI总线总线 AGPAGP总线）总线） n n (3) (3) 外总线外总线微机系统之间或微机系统微机系统之间或微机系统 与其他系统与其他系统( (仪器、仪表、控制装置仪器、仪表、控制装置 等等) )之间信息传输的通路，如之间信息传输的通路，如EIA RS-EIA RS- 232C232C、IEEE-488IEEE-488等。等。（ISAISA总线）总线） 3.2 总线的分类 AGP图形总线：Accelerated Graphics Port加 速图形端口 PCI总线：Peripheral Component Interconnect Special Interest Group外部设备互连总线 ISA总线：Industry Standard Architecture工 业标准结构 系统总线： 数据总线 地址总线 控制总线 双向 与机器字长、存储字长有关 单向 与存储地址、 I/O地址有关 有出 有入 计算机各部件之间 的信息传输线 存储器读、存储器写 总线允许、中断确认 中断请求、总线请求 提问： 1、数据总线的条数为数据总线宽度，若数 据总线宽度8位,指令字长16位,则在CPU取 指阶段,需要访存几次? 2、地址线的位数跟存储单元的个数有关吗 ？ 3、如果地址线为20根，则存储单元个数为 多少？ 常见控制信号 l时钟CLK l复位RESET l总线请求HOLD l总线允许HLDA l中断请求INTR l中断确认INTA l存储器写WR + M/IO l存储器读RD + M/IO lI/O读RD + M/IO lI/O写WR + M/IO 通信总线 串行通信总线 并行通信总线 传输方式 3.23.2 用于 计算机系统之间 或 计算机系统 与其他系统（如控制仪表、移动通信等） 之间的通信 1.双总线结构:面向 CPU 的 3.3.4 4 中央处理 器 CPU I/O总线 M 总 线 主存储器 M.M I/O接口 外部 设备1 外部 设备2 I/O接口I/O接口 外部 设备n 3.4 3.4 总线结构总线结构 2. 单总线结构 单总线（系统总线） CPU M.M I/O接口 外部 设备1 外部 设备2 I/O接口 外部 设备n I/O接口 3.3.4 4 3.双总线结构:以存储器为中心 系统总线 M.M CPU I/O接口 外部 设备1 外部 设备n I/O接口 存储总线 3.3.4 4 4. 三总线结构 主存总线 DMA总线 I/O总线 CPU 主存 设备1设备n高速外设 I/O接口I/O接口I/O接口 3.43.4 5. 三总线结构:又一形式 3.43.4 局域网 系统总线 CPUCache 局部总线 扩展总线接口 扩展总线 Modem串行接口SCSI 局部I/O控制器主存 6. 四总线结构 主存 扩展总线接口 局域网SCSI多媒体 CPU 调制解调器串行接口FAX 系统总线局部总线 高速总线 扩展总线 图形 Cache/桥 3.43.4 例举： PCI 总线结构 CPU 多媒体 PCI 桥 高速局域网高性能图形 调制解调器图文传真 PCI 总线 系统总线 33 MHz的32位数据通路 8 MHz的16位数据通路 ISA EISA 标准总线 控制器 SCSI 控制器 存储器 3.43.4 Pentium 处理器 局部总线 (66MHz或100MHz) CPU/PCI北桥芯片 (440LX或440BX) 存储器 AGP视频 控制卡 AGP接口 (66MHz) 局部帧 缓冲区 PCI/ISA南桥芯片PCI卡PCI卡 ISA卡 ISA卡 ISA总线(8MHz) USB总线(12MB/s) PCI总线(22MHz或66MHz) Pentium系统 4. 多层 PCI 总线结构 PCI总线2 存储器 桥0桥4 PCI设备桥5 总线桥桥3桥1设备 桥2 第一级桥 第二级桥 第三级桥 PCI总线4 PCI总线5 PCI总线3 PCI总线1 PCI总线0 存储器总线 标准总线 CPU 3.43.4 3.5 总线控制 一、总线判优控制 总线判优控制 分布式 集中式 主设备(模块)对总线有 控制权 从设备(模块) 响应从主设备发来的总线命令 1. 基本概念 链式查询 计数器定时查询 独立请求方式 2. 链式查询方式 总 线 控 制 部 件 I/O接口0 BS BR I/O接口1I/O接口n BG 数据线 地址线 BS -总线忙 BR-总线请求 BG-总线同意 3.53.5 I/O接口1 0 BS -总线忙 BR-总线请求 总 线 控 制 部 件 数据线 地址线 I/O接口0 BS BR I/O接口1I/O接口n 设备地址 3. 计数器定时查询方式 I/O接口1 3.53.5 计数器 设备地址 1 排队器排队器 4. 独立请求方式 总 线 控 制 部 件 数据线 地址线 I/O接口0I/O接口1I/O接口n BR0 BG0 BR1 BG1 BRn BGn BG-总线同意 BR-总线请求 3.53.5 系统总线： 数据总线 地址总线 控制总线 双向 与机器字长、存储字长有关 单向 与存储地址、 I/O地址有关 有出 有入 计算机各部件之间 的信息传输线 存储器读、存储器写 总线允许、中断确认 中断请求、总线请求 内容回顾： 四总线结构 主存 扩展总线接口 局域网SCSI多媒体 CPU 调制解调器串行接口FAX 系统总线局部总线 高速总线 扩展总线 图形 Cache/桥 3.43.4 总线控制总线控制- -链式查询方式 总 线 控 制 部 件 I/O接口0 BS BR I/O接口1I/O接口n BG 数据线 地址线 BS -总线忙 BR-总线请求 BG-总线同意 3.53.5 I/O接口1 0 BS -总线忙 BR-总线请求 总 线 控 制 部 件 数据线 地址线 I/O接口0 BS BR I/O接口1I/O接口n 设备地址 总线控制总线控制- -计数器定时查询方式 I/O接口1 3.53.5 计数器 设备地址 1 排队器排队器 总线控制总线控制- -独立请求方式 总 线 控 制 部 件 数据线 地址线 I/O接口0I/O接口1I/O接口n BR0 BG0 BR1 BG1 BRn BGn BG-总线同意 BR-总线请求 3.53.5 二、总线通信控制 1. 目的 2. 总线传输周期 多主模块申请，总线仲裁决定 主模块向从模块 给出地址 和 命令 主模块和从模块 交换数据 主模块 撤销有关信息 申请分配阶段 寻址阶段 传数阶段 结束阶段 解决通信双方 协调配合 问题 3.53.5 由 统一时标 控制数据传送 充分 挖掘 系统 总线每瞬间 的 潜力 同步通信 异步通信 半同步通信 分离式通信 3. 总线通信的四种方式 采用 应答方式，没有公共时钟标准 同步、异步结合 3.53.5 (1) 同步式数据输入到总线（读命令） T1 总线传输周期 T2T3T4 时钟 地址 读 命令 数据 3.53.5 同步式数据从总线输出（写命令） T1 总线传输周期 T2T3T4 时钟 地址 写 命令 数据 3.53.5 例3.1 假设总线的时钟频率为100MHz,总 线的传输周期为4个时钟周期,总线的宽度 为32位,试求总线的数据传输率.若想提高 一倍的数据传输率,可采取什么措施? 例3.1 假设总线的时钟频率为100MHz,总 线的传输周期为4个时钟周期,总线的宽度 为32位,试求总线的数据传输率.若想提高 一倍的数据传输率,可采取什么措施? 答:数据传输率=传输的数据量/传送的时间 f=100MHZ T=1/f=1*10-8秒 数据传输率=4B/(4*10-8)=100MBps 若想提高一倍数据传输率,或者将数据总线 宽度改为64位,或者将总线的时钟频率增加 为200MHZ 不互锁半互锁全互锁 (2) 异步通信（Handshaking） 3.53.5 主设备 从设备 请 求 回 答 例3.2 在异步串行传输系统中，假设每秒 传输20个数据帧，其字符格式规定包含1 个起始位、7个数据位、1个奇校验位、一 个终止位，试计算波特率,比特率。 例3.2 在异步串行传输系统中，假设每秒 传输20个数据帧，其字符格式规定包含1 个起始位、7个数据位、1个奇校验位、一 个终止位，试计算波特率,比特率。 波特率：单位时间内传送的二进制数据的位 数，单位用bps（位/秒）表示，记作波特。 比特率：单位时间内传送二进制有效数据的 位数，单位用bps表示。 例3.2 在异步串行传输系统中，假设每秒 传输120个数据帧，其字符格式规定包含1 个起始位、7个数据位、1个奇校验位、一 个终止位，试计算波特率,比特率。 波特率：（1+7+1+1）*120=1200bps 比特率：7*120=840bps 或者1200*（7/10）=840bps 例3.3 画图说明用异步串行传输方式发送 十六进制数据95H。要求字符格式为：1位 起始位，8位数据位，1位偶校验位，1位 终止位。 例3.3 说明用异步串行传输方式发送十六 进制数据95H。要求字符格式为：1位起始 位，8位数据位，1位偶校验位，1位终止 位。 起始位,D0,D1,D2,D3,D4,D5,D6,D7,校验位,停止位 (4) 半同步通信 同步 发送方 用系统 时钟前沿 发信号 接收方 用系统 时钟后沿 判断、识别 3.53.5 （同步、异步 结合） 异步 允许不同速度的模块和谐工作 增加一条 “等待”响应信号 WAIT 以输入数据为例的半同步通信时序P65 T1 主模块发地址 T2 主模块发命令 T3 从模块提供数据 T4 从模块撤销数据，主模块撤销命令 Tw 当 为低电平时，等待一个 TWAIT Tw 当 为低电平时，等待一个 TWAIT 3.53.5 上述三种通信的共同点 一个