[工学]《数字电路-分析与设计》1--10章习题及解答部分_北京理工大学出版社.doc

数字电路与数字系统 34 第五章习题5-1 图题5-1所示为由或非门组成的基本R-S锁存器。试分析该电路，即写出它的状态转换表、状态转换方程、状态图、驱动转换表和驱动方程，并画出它的逻辑符号，说明S、R是高有效还是低有效。图题5-1 或非门组成的基本R-S锁存器QSRQ12状态转换图：0110QSR010xx0解：状态转换表：状态转换方程：010011xxSRQnQn+1Qn+1=S+RQnS R QnQn+10 0 0 00 0 1 10 1 0 00 1 1 01 0 0 11 0 1 11 1 0不允许1 1 1不允许S =Qn+1R=Qn+1状态转换驱动方程：RSQQ逻辑符号：输入高有效状态转换驱动表Qn Qn+1S R0 00 x0 11 01 00 11 1x 05-2 试写出主从式R-S触发器的状态转换表、状态转换方程、状态图、驱动转换表和驱动方程，注意约束条件。解：与R-S锁存器类似，但翻转时刻不同。5-3 试画出图5.3.1所示D型锁存器的时序图。解：G=0时保持，G=1时Q=D。GDQ图题5-3D型锁存器的时序图5-4 试用各种描述5-11 试用驱动表法完成下列触发器功能转换：JKD, DT, TD, JKT, JKT, DT。解：略。5-12 用一个T触发器和一个2-1多路选择器构成一个JK触发器。QQTRdSdJKCPQQ01YS解：T=JQ+KQ方法描述D锁存器：状态转换表、状态转换方程、时序图、状态转换驱动表、驱动方程和状态转换图。5-5 锁存器与触发器有何异同？5-6 试描述主从式RS触发器，即画出其功能转换表，写出状态方程，画出状态表，画出逻辑符号。5-7 试描述JK、D、T和T触发器的功能，即画出它们的逻辑符号、状态转换表、状态转换图，时序图，状态转换驱动表，写出它们的状态方程。5-8 试分析图5.7.1(a) 所示电路中虚线内电路Q与输入之间的关系。5-9 试分析图5.7.1(b)所示电路的功能，并画出其功能表。5-10 试用状态方程法完成下列触发器功能转换：JKD, DT, TD, JKT, JKT, DT。解：JKD：Qn+1=JQ+KQ，D：Qn+1=D=DQ+DQ。令两个状态方程相等：D=DQ+DQ =JQ+KQ。对比Q、Q的系数有：J=D，K=D逻辑图略。也可用Q作为选择输入。5-13 试用一个D触发器、一个2-1多路选择器和一个反相器构成一个JK触发器。解：D=JQ+KQ，用Q或Q做选择输入即可。参见5-12。5-14 设图题5-14中各触发器的初始状态均为0，试画出在CP信号作用下各触发器Q端的输出波形。“1”“1”Q3Q2Q1Q0JDKDCPDQDQDJDKDCPDQDQDJDKDCPDQDQDJDKDCPDQDQD“1”“1”“0”“1”Q7Q6Q5Q4QDCPDQDQDDQDQDCPDQQCPQCPCPQ0Q1Q0n+1=Q0nQ1n+1=1Q3Q2Q2n+1=0Q3n+1=Q3nQ4Q4n+1=1Q5Q5n+1=0Q6Q6n+1=Q6nQ7Q7n+1=D此题应该先写出触发器的状态方程,再根据状态方程画波形.5-15 画出图题5-15所示电路在给定输入波形作用下的输出端Y的波形。设触发器的初始状态均为0。JDKDCPDRDQDQDJDKDCPDQDQD“1”“1”ACPYCPAYQQR解：先写出Q和Y的状态方程：第一个触发器结成了T触发器，Qn+1=Q；第二个触发器的K=1，所以Yn+1=QY, 再根据状态方程画波形即可. 注意1.两个触发器的时钟;2.第一个触发器的清0信号；3.画时序图时，将Q作为辅助变量画出。 第三章 思考题与习题解答+12V1kWb=50+6V50kW+5V3kW30kWb=20+15V2kWb=3051kW15kW6V（a）（b）（c）图题3-13-1 判断图题3-1所示电路中三极管的工作状态？解：（a） 放大工作状态 （b） 饱和工作状态 （c） 截止工作状态3-2 怎样判断与“非门”能带动同类型门的个数？解：将TTL“与非”门的输出端能驱动同类“与非”门的最大数目称为扇出系数，用表示。由于门电路的驱动能力在输出高电平和低电平时是不同的，可近似计算如下： 故一般的74系列TTL“与非”门的扇出系数。3-3 “与非”门三个输入端的波形如图题3-3所示，画出其输出端的波形。ABACYBCY图题 3-33-4 试分别指出TTL“与非”门的下列接法会造成什么后果，并说明原因： 输出端接地； 输出端接+5V电源； 两个普通“与非”门的输出端短接。解： 无论输出高、低电平，输出始终为低电平。则无法实现“与非”逻辑功能。 无论输出高、低电平，输出始终为高电平。则无法实现“与非”逻辑功能。 一般的TTL“与非”门是不允许将输出端直接连接在一起的。因为，TTL“与非”门的输出电阻很小，不论在“与非”门导通还是截止状态，其输出电阻都在几欧姆到几十欧姆之间，若将它们的输出端直接相连，则当一个“与非”门输出高电平而另一个“与非”门输出低电平时，从电源到地之间则会形成一条低阻通路，将有一个很大的电流从截止“与非”门的管流到导通“与非”门的管，这个电流不仅会使导通“与非”门的输出低电平抬高，甚至会因功耗过大而把两个“与非”门都损坏。3-5 有两个相同型号的TTL“与非”门，对它们进行测试的结果如下： 甲的开门电平为1.4V，乙的开门电平为1.5V； 甲的关门电平为1.0V，乙的关门电平为0.9V。试问在输入相同高电平时，哪个抗干扰能力强？在输入相同的低电平时，哪个抗干扰能力强？解：高电平噪声容限： 甲的开门电平小，所以甲在输入高电平时的抗干扰能力强；低电平噪声容限： 甲的关门电平大，所以甲在输入低电平时的抗干扰能力强。3-6 试说明下列各种门电路中哪些可以将输出端并联使用（输入端的状态不一定相同）。 具有推拉式输出级的TTL电路； TTL电路的OC门； TTL电路的TS门； 普通的CMOS门； 漏极开路输出的CMOS门； CMOS电路的TS门。解： TTL电路的OC门； 漏极开路输出的CMOS门；可以将输出端并联使用，并实现“线与”逻辑功能。3-7 计算图题3-7电路中上拉电阻RL的阻值范围。其中G1、G2、G3是74LS系列OC门，输出管截止时的漏电流，输出低电平时允许的最大负载电流。G4、G5、G6为74LS系列“与非”门，该门的输入电流为、。要求OC门的输出高、低电G1G2G3G4G5G6RLUCC=5V图题3-7 平应满足、。解： 3-8 计算图题3-8电路中的反相器GM能驱动多少个相同类型的反相器？要求GM输出的高、低电平符合，。所有的反相器均为74LS系列TTL电路，输入电流，时输出电流的最大值，时输出电流的最大值为。（GM的输出电阻可忽略不计）图题 3-8GMG1G2GnUI解： 3-9 OC门是具有什么逻辑功能的门电路？它有什么特点和用途？解：OC门是集电极开路的“与非”门，是把“与非”门电路的推拉式输出级改为三极管集电极开路输出。所以具有“与非”门的逻辑功能。OC门只有在外接上拉电阻和电源时才能正常工作，而电源的电压既可与门电路本身的电压相同，也可以不同。OC门的最大特点是允许将输出端直接连在一起，以实现“线与”功能。UIHY3图题 3-10 UDD10kWY2UDD10kWY13-10 图题3-10中均为CD4000系列CMOS门电路，试指出各门电路的输出是高电平还是低电平？解：为高电平；为低电平；为低电平。注：只有TTL门电路当输入端通过一个大电阻（10KW）接地时，才会出现反电平现象。3-11 用三态门实现“线与”（即总线结构）时，为什么要求在任何时间只能有一个门工作？解：三态门的输出结构与普通门电路一样，例如TTL三态“与非”门，仍然是推拉式输出结构，若在一时刻，两个门同时工作，其输出电平又不一样，从电源到地之间则会形成一条低阻通路，将有一个很大的电流从截止的TTL三态“与非”门的管流到导通TTL三态“与非”门的管，这个电流不仅会使导通TTL三态“与非”门的输出低电平抬高，甚至会因功耗过大而把两个TTL三态“与非”门都损坏。3-12 图题3-12中给出TTL系列门电路的三种逻辑图，试改正图中错误，使之满足输出函数表达式。UCCAY1BCDB0Y3AY20图题 3-12 AY2“1”AY1BCD解：B0Y33-13 在图题3-13中是TTL门电路驱动CMOS门电路的实例。已知TTL“与非”门在时的最大输出电流为，输出端的管截止时有的漏电流。CMOS“或非”门的输入电流很小，可忽略。现要求加到CMOS“或非”门输入端的电压满足，该电路的电源电压为。试求上拉电阻的取值范围。UCCABRL图题 3-13Y1Y2TTLCMOS解： 3-14 TTL“与非”门输出端若接CMOS“与非”门负载时，需注意什么问题？反之，CMOS“与非”门输出端若接TTL“与非”门负载时，又需注意什么问题？ 解：由TTL“与非”门输出驱动CMOS“与非”门负载时，需注意TTL“与非”门与CMOS“与非”门之间的电平配合问题。因为一般情况下，CMOS“与非”门的电源较高，这时：1、接上拉电阻；2、选用专用的CMOS电平移动器。 由CMOS“与非”门输出驱动TTL“与非”门负载时，需注意CMOS门的驱动能力不能适应TTL门的要求，即常有的问题。这种情况下，1、并联同一封装内的CMOS门，以增大；2、选用CMOS驱动器；3、在CMOS门的输出接一个开关晶体管。第六章习题6-1 略。6-2 此时相当于触发器在前级Q的上沿翻转，所以是减法计数器。6-3 异步可逆计数器。UP/DOWN=0时，加法计数；UP/DOWN=1时，减法计数6-4该电路为异步置位法任意模计数器，置位状态为4（M-1），所以该计数器的模M=5计数器；时序图略。有效状态循环：0、1、2、3、7、0；4，6为过渡状态，其次态为7；5的次态为6。由于由状态011（M-2）到100（M-1）时，Q1、Q0由1变0，所以这两个Q端上会出现毛刺。6-5 用4位T触发器；因用复位法，故用状态1010清0（R=Q3Q1）。有效状态循环为09；10、11、14、15均为过渡状态，其次态均为0；12的次态是13，13的次态是14；毛刺出现在Q1上。6-6用4位T触发器；因用置位法，故用状态1001置位（S=Q3Q1Q0）。有效状态循环为08，15；9、13为过渡状态，其次态均为15；1011121315，1415；无毛刺。6-7用4位T触发器；因用置位法，故用状态1101置位（S=Q3Q2Q1Q0）。有效状态循环为012，15；13为过渡状态，其次态为15；1415；毛刺出现在Q0上。6-86-11 略。6-12 电路由T触发器组成；CPi=CP，T0=1，T1=Q0，T2=Q1Q0，所以它是同步二进制减法计数器。时序图略。6-13 该题未要求是同步还是异步计数器，可以两种都做，也可以只做一种。异步：先将JK转换为T，即令J=K=1；同步：先将JK转换为T，即令J=K=T；M=8，需要3个触发器；异步可逆、同步可逆，参见图6.39；6-14 异步计数器电路简单，速度慢；同步计数器则相反。6-15可能产生毛刺，也可能不产生。如果产生毛刺，则它（们）出现在由M-2到M-1时由1变0的QA、QD端上和/或由M-2到M-1时由0变1的QB、QC端上。6-16 先分别将290接为8421和5421计数器，再分别用M=7(QDQCQBQA =0111)8421和(QAQDQCQB=1010)5421复位即可，应特别注意高低位的顺序。波形图和状态图略。QA QB QC QD 74LS290A B R01R02S91S92QA QB QC QD 74LS290A B S91S92R01R02CP8421模7计数器 CP5421模7计数器 6-17 先分别将290接为8421和5421计数器，再分别用M-1=6(QDQCQBQA =0110)8421和(QAQDQCQB=1001)5421置位即可，应特别注意高低位的顺序。波形图和状态图略。QA QB QC QD 74LS290A B S91S92R01R02QA QB QC QD 74LS290A B R01R02S91S92CP8421模7计数器 CP5421模7计数器 6-18 不可以。如果这样，置9信号永远有效，电路一直在状态9上。6-19图T6-19有错，先将图改为下图。QA QB QC QD 74LS290A B R01R02S91S92QA QB QC QD 74LS290A B R01R02S91S92CP复位法M1=6 置位法M2=6 左边片复位法，M1=6；右边片置位法，M2=6；M=M1M2=36。6-20 1 先8421级联；用复位法：(72)10=(01110010)8421时复位即可。用74LS290实现8421码模72计数器QA QB QC QD74LS290（L）A B R01R02S91S92CPQA QB QC QD74LS290（H）A B R01R02S91S922 先5421级联；用复位法：(72)10=(10100010)2时复位即可。QA QB QC QD74LS290（十位）A B R01R02S91S92用74LS290实现5421码模72计数器QA QB QC QD74LS290（个位）A B R01R02S91S92CP3 (72)10=(8*9)10=(1000*1001)8421，先分别用复位法作8421接法M1=8和M2=9两个计数器，然后将它们级联即可。用74LS290实现M=8*9=72计数器QA QB QC QD74LS290（M=9）A B R01R02S91S92CPQA QB QC QD74LS290（M=8）A B R01R02S91S926-21 74LS161：LD=1，无效；P=T=1，有效；因是异步清0，M=14时清0，即令CLR=QDQCQB；有毛刺；74LS163：LD=1，无效；P=T=1，有效；因是同步清0，M-1=13时清0，即令CLR=QDQBQA；无毛刺；画QD、QC、QB、QA和RCO对应CP的同步波形时应画至少一个计数周期，并特别注意毛刺。波形图略。6-22 可以。预置0即可实现同步置0。6-23 由于74LS161/163均为同步预置，故用二者实现时电路完全一样：令CLR=1，无效；P=T=1，有效；LD=RCO；预置数为9的补码，即16-9=7即可。波形图略。6-24 应从RCO引出，此时不管分频比为多少，分频关系都是正确的。6-25 画出状态顺序表或状态图即可。RCO QA QB QC QDP LDT CLR A B C DRCO QA QB QC QDP LDT CLR A B C D(b)(a)RCO QA QB QC QDP LDT CLR A B C DCLK74LS163/16111CP011CLK74LS163/16111CPRCO QA QB QC QDP LDT CLR A B C DCLK74LS163/16111CP001CLK74LS163/16111CP对于图（a），只要注意QB=0时预置，并且DCBA=QD110即可。QDQCQBQA0000011001111000000101010100100110101011001100101111111011011100由状态图知，这是模6计数器。对于图（b），只要注意QC=0时预置，并且DCBA=QD100即可。QDQCQBQA1011101001001000000101010000100101100111001100101111110011011110由状态图知，这是模10计数器。该电路设计巧妙，QD均为占空比为50%的方波。RCO QA QB QC QDP LDT CLR A B C DCLK74LS163（2）1RCO QA QB QC QDP LDT CLR A B C DCLK74LS163（1）11CP6-26该图漏了一条线，见下图。为什么？不能将图中的74LS163换成74LS161，因为74LS163是同步清0，而74LS161是异步清0，若更换芯片会改变计数器的模。6-27 先将两片74LS161级联成8位计数器；令P、T有效；令CLR无效；LD=RCO；(D7D0)=(256-210)10=(46)10=(00101110)2即可。先将两片74LS161级联成8位计数器；令P、T有效；令LD无效；由于161是异步清0，故用(210)10=(11010010)2清0，即令CLR=Q7Q6Q4Q1即可。210=14*15，参见图6.28。210=14*15，参见6-26图（注意漏了一条线，见答案。6-28 略。6-29 解：Sin=Q3Q2，状态顺序为Q3Q2Q1Q0, 00000000; 0001001001001001001101101101101001011011011111111110110010000001。同学们需画出状态表和状态图。这是m序列发生器，输出序列为00010011010111100016-30 能。令CLR=1无效；LD=0，有效；左移：A=QB，B=QC，C=QD，D=Sin；右移：B=QA，C=QB，D=QC，A=Sin。6-31 ，6-32有兴趣的同学可做，不要求。第九章习题9-1 答：所有Di均为1时电流最大，为IVREFMAX=VREF (1/23+1/22+1/21+1/20) /R = (1+2+4+8)VREF/23R=15VREF/8R=1.875VREF/R=1.875mA；PVREFMAX= VREF IVREFMAX=5*1.875=9.375mW。9-2 解：V=VREF/16=0.3125V; Vomax=15V=4.6875V；当D3 D2 D1 D0=1001时，Vo=9V=2.8125V。9-3 答案： VO=VREF/28Di2i，i=07。9-4 解：T型：IVREF= VREF/3RDi；PVREF= VREF2/3RDi；PVREFMAX=n*VREF2/3R；PVREFMIN=0；PVREF与位数、输入数据有关。倒T型：IVREF=VREF/R，PVREF=VREF2/R，与输入数据D无关。9-5 解：由2n= Vomax/V=5V/1mV=5000，得n=13；由Vomax=(2n-1)VREF/2n，得VREF=213Vomax/(213 -1) Vomax=5V；如果取n=13，VREF=5V，则：V=VREF/213=5/8192= 0.0006(25)fi，取fADC=3fi=30KHz；连续ADC时，fCP=(n+1)fADC=11fADC；所以fCPMIN=11fADC=11*30KHz =330KHz。9-13 解：10位双积分式ADC转换一次最多用时2n+1tCP；设取样频率取fS=3fi=3KHz，则该ADC的最低时钟频率为fCP=2n+1fS=210+1*3KHz=6144KHz。第八章7-14 a、根据题目，为11序列检测。 设：初始状态，电路未收到一个有效1； ：收到一个1后的状态；注：X表示任意。 ：连续收到两个1后的状态。0/01/00/01/1X/0D2D1C、“101”检测器，不重叠。S00/01/00/0S1S20/01/0S30/01/01/1：初始状态；：输入序列为“1”；：输入序列为“10”；：输入序列为“101”；8-3 图8.38所示的环形振荡器中，RC的作用是：增加门的传输延持时间；有助于获得较低的振荡频率；通过改变R和C的数值，可以调节输出信号的频率。调节范围受门电路输出高电平和阈值的限制。 若设：门为TTL， 的作用是，防止反相器的输入端钳位二极管的电流过大所串接的保护电阻。8-4 uI0.01mFUCC555534862718-5 回差电压： 当时：CC0.01mFR1uOR2C8-6 占空比= 上式说明，图1所示电路输出脉冲的占空比始终大于50%，所以改为图2，这时由于 图 1接入二极管D1和D2，充电电流仅流过R1，放电电流仅流过R217268435555UCC0.01mFR1uOR2C 占空比： 图 2若取， 电路振荡周期为： 输出脉冲的幅度： 左右。8-8 电路的原理：j 稳定状态当触发正脉冲未到时，为“0”，为“1”，即，G2门的两个输入端分别为“0”和“1”，故其输出为“1”态，即。这就是稳定状态。k 暂稳状态当触发正脉冲到时，变为“1”，故变成“0”。因为电容上的电压不能突变，仍为“1”。这时G2门的两个输入端电压会同时高于门电路的阈值电压，其输出，电路开始进入暂稳态。0tUitt000UO1UCUO2tUTtwt0UOtp与此同时，电容也将开始放电，其放电回路为：从地。随着电容的放电，使得随时间按指数规律逐渐下降，当降至TTL管的阈值电压时，又变成“1”，即，暂稳态结束。l 恢复过程当输入正脉冲消失，即由“1”变为“0”时，立即由“0”变成“1”，这时电容又开始充电直到充满稳定，电路又恢复到原稳定状态，即。 门G3的作用是改善输出波形。 波形如图输出脉冲的宽度：式中 该电路可正常工作。8-10 电路的原理： j 稳定状态当触发信号为高电平时，G2门的输入通过接地，G2门输出为“1”态，即高电平。G1门的两个输入均为高电平，为低电平，这就是稳定状态。k 暂稳状态当触发负脉冲到时，变成“1”。因为电容上的电压不能突变，使G2门的输出为低电平，该低电平反馈到G1门的输入端，此时即使的负触发脉冲消失，仍维持高电平，电路开始进入暂稳态。0tUItt000UAUO1UI1tUTtwt0UO与此同时，电源由G1门的导通管给电容充电，随着电容的充电，随时间按指数规律逐渐下降，当降至TTL管的阈值电压时，又变成“1”，暂稳态结束。l 恢复过程当输入负脉冲消失，这时电容将通过放电直到稳定，电路又恢复到原稳定状态，即。 和构成微分电路，防止输入触发脉冲太宽。 波形如CC0.01mFRuOCui8-12 要求：1-10s当取时： 用可变电阻器可实现。4-5设计一个编码器，输入是表示1位十进制数的状态信号，输出为余3循环码，用“与非”门实现。真值表输入输出（余3循环码）十进制数D C B A01234567890 0 1 00 1 1 00 1 1 10 1 0 10 1 0 01 1 0 01 1 0 11 1 1 11 1 1 01 0 1 0解：编码器的真值表如右所示。由表可知：DCBA0123456789根据D、C、B、和A的逻辑表达式，画出编码器的逻辑图如下：4-7试用3-8线译码器74LS138组成一个1-8线数据分配器。701234561 3 8E3A2A1A0E2E1Y7Y6Y5Y4Y3Y2Y1Y0S2S1S0D+5V解：令：D为数据输入端；S2S1S0为数据选择控制输入端（S0为最低有效位）。逻辑图如右所示：4-10试将8-1MUX扩展成16-1MUX。解：S2S1S0S2S1S08-1 MUX0 1 2 3 4 5 6 7YE（1）S3S2S1S08-1 MUX0 1 2 3 4 5 6 7YE（2）F0 1 2 3 4 5 6 78 9 10 11 12 13 14 15逻辑图如下所示(S3是选择控制端的最高有效位)：4-12试用2-4线译码器（输出低有效）和2输入“与非”门实现1位数码比较器。解：m0m1S0 m2 S1 m3 2-4译码器Y2(A=B)Y1(AB)“1”BA1位数值比较器的输出函数逻辑表达式如下：，。4-13试用4位加法器74LS283和门电路构成8位二进制数的求补电路。解：“1”74LS283B3B2B1B0C3C2C1C074LS283B7B6B5B4C7C6C5C48位二进制数的求补电路如下：4-14用4位加法器74LS283实现下述电路：18421BCD码至余3BCD码的转换器；74LS283“1”DCBA解：8421BCD码加上“0011”即成为余3BCD码。实现电路如右所示：第七章 部分习题7-7解: 解：（c）（1）输出是输入和Q的函数Z=F（X，Q），所以是米里型时序电路；（2）输出方程：Z=XQ；驱动方程：T=Z=XQ；次态方程（状态方程）：Qn+1=TQ= XQQ=XX QQn+1 Z0 0 0 00 1 0 11 0 1 11 1 1 00100/01/110/11/0Qn+1 /ZQX（3）011/01/10/10/0（4）（5）波形图：CPXQZ当输入X=000101011，初态为0时 Q=0000101011 Z=000111110如果使输入与时钟同步，则输出无毛刺。7-8 解：（a）1米里型2输出方程：Z=XQ1Q0；驱动方程：J1=X，K1=X+Q0=XQ0J0=XQ1，K0=X次态方程（状态方程）：Q1n+1=J1Q1+K1Q1=XQ1+XQ0Q1=X(Q1+Q0)Q0n+1=J0Q0+K0Q0=XQ1Q0+XQ0=X(Q1+Q0)00/010/000/011/000/011/100/001/00(Q1Q0)n+1/ZXQ1Q0100011110001/01/00/00/01001111/01/10/0Q1Q0X/Z34.7-12某同步时序电路的逻辑方程如下：驱动方程：，；输出方程：。要求：解: 1同步时序电路的逻辑图示于图，这是米里型的状态机。ClockCKT0Q0Q0ZXCKT1Q1Q12（a）状态方程：Q1n+1=T1Q1=XQ0Q1Q0n+1=T0Q0=XQ1Q0=XQ1Q0+XQ0+Q1Q0（b）状态转换表：（c）状态转换图：nn+1ZX Q1 Q0Q1 Q00 0 00 000 0 11 100 1 01 000 1 10 101 0 01 111 0 10 011 1 00 001 1 11 10000/01/10/00/01101101/11/01/0Q1Q0X/Z0/0S0/0110S1/0S2/10x7-15解：（a）“11”检测器，不重叠。S0：初始状态，输出0；S1：输入一个“1”，输出0；S2：输入两个“1”，输出1；S0/0010S1/0S2/001S3/1011（b） “101”检测器，可重叠。S0：初始状态；S1：输入序列为“1”；S2：输入序列为“10”；S3：输入序列为“101”；（c）（d）略7-34 “011”序列检测器，可重叠。S00/00/01/0S1S3/01/00/0S21/10/01/0解：1采用D触发器，用米里型同步状态机实现；（a） 米里型状态图：S0：初始状态；S1：输入序列为“0”；S2：输入序列为“01”；S3：输入序列为“011”；（b） 状态表（两种画法均可）：SnX=0X=1Sn+1/ZSn+1/ZS0S1/0S0/0S1S1/0S2/0S2S1/0S3/1S3S1/0S0/0XSnSn+1/Z0S0S1/00S1S1/00S2S1/00S3S1/01S0S0/01S1S2/01S2S3/11S3S0/0（c） 状态化简：由观察法知，S0、S3等价。简化状态图为：S00/01/0S10/0S21/10/01/0SnX=0X=1Sn+1/ZSn+1/ZS0S1/0S0/0S1S1/0S2/0S2S1/0S0/1（d）状态化简后的状态表：（e）状态分配：根据状态分配原则1，次状态对相同时，原状态对相邻：S0、S2应安排相邻；根据状态分配原则2，一个状态在输入相邻时的次态相邻：S0、S1，S1、S2应分别安排相邻；根据状态分配原则3，输入相同时输出也相同的状态相邻：S0、S2，S1、S2应分别安排相邻。据此，安排相邻关系如下：Q0S0S1S2Q1状态分配后的状态表为：(Q1Q0)nX=0X=1(Q1Q0)n+1/Z(Q1Q0)n+1/Z0011/000/001xx1111/010/01011/000/1（e）画K-圈:黑色为Q1, 红色为Q0, 绿色为Z从K-图自启动特性:输入0时,0111;输入1时,0110,可自启动.（f）由K-图写驱动方程和输出方程：D1=Q1n+1=X+Q0=XQ0D0=Q0n+1=XZ=XQ1Q0（g）画逻辑图CK0D0Q0Q0CK1D1Q1Q