《微机原理与接口技术》PPT电子课件教案- 第3章 存储器.ppt

第3章 存储器,3.1 存储器的概念、分类和要素 3.2 随机读写存储器（ram） 3.3 只读存储器（rom） 3.4 cpu与存储器的连接,图3-2 半导体存储器的分类,返回本节,3.1.3 选择存储器件的考虑因素,（1）易失性 （2）只读性 （3）位容量 （4）功耗 （5）速度 （6）价格 （7）可靠性,返回本节,存储器的存储容量表示与计算方法,存储器的存储容量等于： 单元数每单元的位数 = 字数字长 例如 6264 : 8k 8 6116: 2k 8 2164 : 64k 1,3.2 随机读写存储器（ram）,3.2.1 静态ram 3.2.2 动态ram 3.2.3 几种新型的ram 技术及芯片类型,返回本章首页,3.2.1 静态ram,1基本存储电路单元（六管静态存储电路）,图3-4 六管基本存储电路单元,2静态ram的结构,图3-5 典型的ram的示意图,3sram芯片实例 典型的sram芯片有6116、6264、62256等。,图3-6 6116引脚,典型sram芯片,cmos ram芯片6264（8k*8）： 主要引脚功能 工作时序 与系统的连接使用,图3-7 6264引脚,返回本节,6264芯片的主要引线,地址线： a0a12 数据线： d0 d7 输出允许信号：oe 写允许信号： we 选片信号： cs1、cs2,sram 6264芯片,6264外部引线图 逻辑符号：,6264,d7-d0 a12-a0 oe we cs1 cs2,6264芯片与系统的连接,d0d7,a0,a12,we,oe,cs1,cs2,a1,a13,wr,rd,译码 电路,高位地址信号,d0d15, , ,d8d15,a0,cs2,cs1,oe,we,a12,3.2.2 动态ram,1动态ram的存储单元（单管动态存储电路）,图3-8 单管动态存储电路,2动态ram实例,图3-9 2164引脚,典型dram芯片2164a,2164a：64k1 采用行地址和列地址来确定一个单元； 行列地址分时传送， 共用一组地址线； 地址线的数量仅 为同等容量sram 芯片的一半。,行地址,主要引线,ras：行地址选通信号，用于锁存行地址； cas：列地址选通信号。 地址总线上先送上行地址，后送上列地址，它们分别在ras和cas有效期间被锁存在地址锁存器中。 din： 数据输入 dout：数据输出,we=0 数据写入 we=1 数据读出,we：写允许信号,工作原理,三种操作： 数据读出 数据写入 刷新,刷新,将存放于每位中的信息读出再照原样写入原单元的过程刷新,3.3 只读存储器（rom）,3.3.1 掩膜rom 3.3.2 可擦除可编程的rom（eprom） 3.3.3 电可擦可编程rom(eerom),返回本章首页,3.3.1 掩膜rom,1mos rom电路,图3-11 单译码结构电路,vdd,字线,0,字线,1,字线,2,字线,3,位线,3,位线,2,位线,1,位线,0,d,3,d,2,d,1,d,0,a0,a1,字,线,地,址,译,码,器,表3-1 掩膜rom的内容,位,3.3.2 可擦除可编程的rom（eprom）,1基本存储电路,图3-13 eprom的结构示意图,2eprom实例,图3-14 2716引脚,返回本节,3.3.3 电可擦可编程rom(eerom),1intel 2817的基本特点,图3-15 2817a引脚,3.4 cpu与存储器的连接,4.4.1 cpu与存储器的连接时应注意的问题 4.4.2 存储器片选信号的产生方式和译码电路 4.4.3 cpu（8088系列）与存储器的连接,返回本章首页,3.4.1 cpu与存储器的连接时应注意的问题,1cpu总线的带负载能力 2存储器的组织、地址分配与片选问题 3cpu的时序与存储器的存取速度之间的配合,返回本节,3.4.2 存储器片选信号的产生方式和译码电路,1片选信号的产生方式 （1）线选方式（线选法） （2）局部译码选择方式（部分译码法） （3）全局译码选择方式（全译码法）,2存储地址译码电路 74ls138经常用来作为存储器的译码电路。,图4-16 74ls138引脚,选择使用74ls138译码器构成译码电路,y0 g1 y1 g2a y2 g2b y3 y4 a y5 b y6 c y7,片选信号输出,译码允许信号,地址信号,（接到不同的存储体上）,74ls138逻辑图：,74ls138的真值表：（注意：输出低电平有效） 可以看出，当译码允许信号有效时，yi是输入a、b、c的函数，即 y=f(a,b,c),1,1,1,1,1,1,1,1,x x x,其 他 值,0,1,1,1,1,1,1,1,1 1 1,1 0 0,1,0,1,1,1,1,1,1,1 1 0,1 0 0,1,1,0,1,1,1,1,1,1 0 1,1 0 0,1,1,1,0,1,1,1,1,1 0 0,1 0 0,1,1,1,1,0,1,1,1,0 1 1,1 0 0,1,1,1,1,1,0,1,1,0 1 0,1 0 0,1,1,1,1,1,1,0,1,0 0 1,1 0 0,1,1,1,1,1,1,1,0,0 0 0,1 0 0,y7,y6,y5,y4,y3,y2,y1,y0,c b a,g1 g2a g2b,3.4.3 cpu（8086系列）与存储器的连接,11kb ram与cpu的连接 （1）计算出所需的芯片数。 （2）构成数据总线所需的位数和系统所需的容量。 （3）控制线，数据线，地址线对应相连。,位扩展扩展每个存储单元的位数 字扩展扩展存储单元的个数 字位扩展二者的综合,用多片存储芯片构成一个需要的内存空间，它们在整个内存中占据不同的地址范围，任一时刻仅有一片（或一组）被选中。,位扩展,存储器的存储容量等于： 单元数每单元的位数 当构成内存的存储器芯片的字长小于内存单元的字长时，就要进行位扩展，使每个单元的字长满足要求。,字节数,字长,位扩展例,用8片2164a芯片构成64kb存储器。 2164a: 64k x 1，需8片构成64k x 8（64kb）,ls138,a8a19,2164a,2164a,2164a,db,ab,d0,d1,d7,a0a7,译码输出,读写信号,a0a19,d0d7,a0a7,a0a7,图4-17 用10241位的芯片组成1k ram的方框图,位扩展方法： 将每片的地址线、控制线并联，数据线分别引出。 位扩展特点： 存储器的单元数不变，位数增加。,264kb ram的连接 （1）计算出所需的芯片数 （2）构成数据总线所需的位数和系统所需的容量 （3）控制线，数据线，地址线的连接：有线选方式、局部译码选择方式和全局译码选择方式之分。,字扩展,地址空间的扩展。芯片每个单元中的字长满足，但单元数不满足。 扩展原则： 每个芯片的地址线、数据线、控制线并联，仅片选端分别引出，以实现每个芯片占据不同的地址范围。,字扩展例,用两片8k8位的sram芯片6264构成容量为4kb的存储器,要求地址从80000h开始,bhe,字位扩展,根据内存容量及芯片容量确定所需存储芯片数； 进行位扩展以满足字长要求； 进行字扩展以满足容量要求。 若已有存储芯片的容量为lk，要构成容量为m n的存储器，需要的芯片数为： （m / l） （n / k）,字位扩展例,用4k1位的芯片组成16kb的存储器。 扩成4kb 8片 再扩成16kb 4*8=32片 地址线需14根（a0-a13），其中12根（a0-a11）用于片内寻址，2根（a12，a13）用于片选译码。连接图。 注意：以上的例子中所需的地址线数并未从系统整体上考虑。在实际系统中，总线中的地址线数往往要多于所需