智力竞赛抢答器课程设计报告.doc

摘 要通过proteus仿真，设计出一个四人智力竞赛抢答器，抢答器由主体电路与扩张电路组成，整个抢答过程有主持人进行控制，当主持人将开关置于“抢答”状态时，参赛者的抢答信号通过优先编码器74LS148进行优先性判断，再将优先抢答信号通过锁存器74LS279进行锁存，以确保抢答的优先性。同时，其也将带动倒计时电路和计分电路的工作，如果倒计时时间到了，没有选手抢答，报警电路将发出警告信息。当主持人将开关置于“清零”状态时，此时，抢答信号失去作用，倒计时器和计分电路不能工作，若此时有人抢答，音响将发出报警信息，提示主持人对其进行扣分处理。关键词：优先性判断； 锁存；报警；proteus；74LS148；74LS192 17目录1引言11.1设计的目的和意义11.2电路要求11.3扩展功能12 系统设计12.1 总体方案设计12.2 具体电路设计22.2.1 抢答电路的设计32.2.2 报警电路的设计42.2.3 倒计时电路的设计42.2.4 计分电路的设计52.2.5 控制电路的设计62.3总体电路设计图82.4系统主要元器件功能介绍92.5系统所用元器件143 总结153.1本系统的优缺点153.2心得体会15参考文献171引言1.1设计的目的和意义智力竞赛抢答器在现实生活中很常见，尤其是随着各种益智电视节目的不断发展，越来越多的竞赛抢答器被用在了其中，这种抢答器的好处不仅能够锻炼参赛选手的反应能力，而且还能增加节目现场的紧张、活跃气氛，让观众看得更有情趣。可见抢答器在现实生活中确实很实用，运用前景非常广。同时，智力竞赛也是一种生动活泼的教育形式和方法，通过抢答和必答两种方式能引起参赛者和观众的极大兴趣，并且能在极短时间内，使人们增加一些科学知识和生活常识。1.2电路要求1、设计一个可容纳4组参赛者的数字式抢答器的电路，每组设置一个抢答按钮供参加竞赛者使用。2、电路具有第一抢答信号的鉴别和锁存功能，在主持人发出抢答指令（以输出按键信号为准）之后，抢答有效，否则扣分。3、设计计分电路，计分电路要求：每组在开始时预置成100分，抢答后由主持人计分，答对一次加10分，打错或提前抢答一次扣10分。4、用七段译码显示器和音响发生器观察仿真结果。1.3扩展功能 为了活跃竞赛现场氛围，增加比赛的挑战性，对电路又扩展了倒计时功能。2 系统设计2.1 总体方案设计根据系统的要求，抢答器具有锁存、定时、显示和报警功能。即当抢答开始后，选手抢答按动按钮，锁存器锁存相应的选手编码，同时，用LED数码管把选手的编码显示出来，并且开始抢答时间的倒计时，同时，用LED数码管把选手的所剩抢答时间显示出来。而在选手按键抢答以及抢答时间倒计时到时的时候都有报警以提醒主持人和选手，。抢答时间设定9秒，报警响声持续1秒。接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布“开始”抢答器工作，若不等主持人按下“开始”按钮，选手进行抢答，主持人将对其进行扣分惩罚。定时器倒计时，扬声器给出声响提示。选手在规定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、指示灯、扬声器提示，同时，主持人根据选手答题情况，进行加减分处理。当一轮抢答之后，定时器和抢答器停止工作，如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关，才能进行新一轮工作。由此，确定系统总体方案如图1：抢答按钮触发器锁存电路译码电路主持人控制开关控制电路报警电路秒脉冲产生电路倒计时电路译码电路显示电路显示电路译码电路显示电路计分电路图1 系统总体设计方案2.2具体电路设计2.2.1 抢答电路的设计该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号，指示灯和音响工作；二是禁止其他选手按键操作无效。工作过程：当主持人开关置于“清除”端时，74LS279的R端均为0，其输出将为0，使数码管显示为0。当主持人开关置于“开始抢答”时，抢答器处于等待工作状态，当有选手按键时（如一号选手抢答），74LS148的输出经74LS279锁存后，使74LS279输出为1Q2Q3Q4Q=0011,经译码后显示为“1”，这时含有一号显示灯的电路导通，一号灯发光，也将给一号音响电路一个高电平，使其工作。同时,4,使74LS148的EI，处于禁止状态，封锁其他按键的输入。当按键松开时，此时仍有4，仍使74LS148的EI，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如要进行第二次抢答，则需由主持人将开关重新置于“清零”状态后，才可以进行下一轮抢答。此外，如果当主持人未宣布抢答开始时，某选手进行抢答，此时该组的指示灯灯和音响将工作，提示主持人对此选手进行惩罚。其工作电路图如图2：图22.2.2 报警电路的设计该报警电路有门电路和音响组成，只有当四个输入端的输入全部为低电平时，经过或非和与门后才能输出高电平，此高电平经三极管放大后推动音响工作，发出报警信息，其工作电路图如图3：图32.2.3 倒计时电路的设计根据要求，其设计的电路如图4： 图4该电路有555定时器提供定时脉冲信号，74LS192实现倒计时功能，并经译码器译码后，在数码管上显示。其中，74LS192可预置数，由主持人控制。当主持人开关置于清零端时，PL置低电位，进行预置数，输入端D0、D1、D2、D3的1001送至输出，在数码管上显示数字9；当主持人按下抢答开关后，PL置高电位，倒计时开始，计时由9-0开始计时。如果在规定的时间内，没有选手抢答，74LS192的输出端将通过门电路给出一个高电平信号作用于报警电路，此时报警电路将发出声响，通知主持人此次抢答无效。 2.2.4 计分电路的设计该计分器电路有两个74LS192和一个D触发器构成，其电路如图6：图6 图中74LS192是一个同步十进制加减计数器，PU为加计数端，PD 为减计数端，当PU输入高电平时，进行加分，当PD输入高电平时，进行减分。D触发器主要使个位始终显示0，由于抢答开始时，每位选手显示100分，因此百位的74LS192置为1，十位的置为0。此外，为了适应不同场合的需要，还对其进行了预置分数扩展，此过程有主持人开关对百分位的PL端口进行控制，其工作过程如下：假如开始抢答时，当有选手回答正确时，主持人按下加分按钮，U20接受到一个脉冲（U20的预置数为0，即D0D1D2D3=0000），此时U20输出变为D0D1D2D3=1000，即相当于给选手加上10分，当该选手再次回答正确时，主持人再次按下加分按钮，U20再次接受到一个脉冲，此时U20输出变为D0D1D2D3=0100，即相当于给再次选手加上10分，以此类推。当第十个脉冲到来时，U20的输出端D0D1D2D3变为0101，同时U20将给出一个进位脉冲，作用于U18，此时U18的输出端将输出0100，即百位的数码管显示为2，此时该选手的得分为200分。减分的工作过程和加分的相同，这里不再叙述。2.2.5 控制电路的设计控制电路是抢答器设计的关键，它要完成以下三项功能：1、主持人开关与倒计时电路的同步，其电路如图7：图7其工作原理如下：（1） 对于倒计时电路：主持人通过控制倒计时电路的74LS192的PL端口来控制计时的开始，当主持开关处于“清零”状态时，PL接低电平，此时74LS192将被预置成9，等待计时开始。如果主持人开关置于“抢答”状态，PL接高电平，计时开始。（2） 对于计分电路：当主持开关处于“清零”状态时，百分位的74LS192的PL端口将接低电平，百分位被置成1，完成预置100分的要求。当主持人开关置于“抢答”状态时，其PL接高电平，此时进入计分工作状态。同时，还可以对其进行分数预置。 2、参赛者按钮与倒计时电路同步，其电路如图8：图8工作原理：当主持人开关置于“抢答”状态时，当无选手抢答时，图中的门电路输入为0000，其输出为低电平，作用于计时器74LS192的MR端口，计时器正常工作。此时如果有选手抢答，当其按下按钮时，门电路输出将变为高电平，作用于MR，使计时器停止工作。3、倒计时电路与报警电路的同步，其电路如图9：图9工作原理：当计时时间到，计时器显示0，此时74LS192输出0000，经门电路后输出高电平，使音响工作，发出报警信息。2.3总体电路设计图 根据设计要求，按照逻辑控制电路，将上述电路模块组合在一起，设计出系统总体电路如图：（待打印粘贴）2.4总体电路设计图1 . 74LS48芯片是一种常用的七段数码管译码器驱动器，常用在各种数字电路和单片机系统的显示系统中，下面我就给大家介绍一下这个元件的一些参数与应用技术等资料。2 . 74LS279中文资料.: 279为四个/R-/S 锁存器，共有 54/74279 和 54/74LS279 两种线路结构型式,其主要电器特性的典型值如下(不同厂家具体值有差别):54279/74279 12ns 90mW54LS279/74LS279 12ns 19mW四个锁存器中有 2 个具有 2 个置位端（/SA,/SB）。当/S 为低电平，/R 为高电平时，输出端 Q 为高电平。当/S 为高电平，/R为低电平时，Q 为低电平。当/S 和/R 均为高电平时，Q 被锁存在已建立的电平。当/S 和/R 均为低电平时，Q 为不稳定的高电平状态。对/SA和/SB，/S的低电平表示/SA和/SB只要有一个为低电平，/S的高电平表示/SA和/SB均为高电平。引出端符号：1Q4Q 输出端/1S/4S 置位端（低电平有效）/1R/4R 复位端（低电平有效）3 . 74LS148在优先编码器电路中，允许同时输入两个以上编码信号。不过在设计优先编码器时，已经将所有的输入信号按优先顺序排了队。在同时存在两个或两个以上输入信号时，优先编码器只按优先级高的输入信号编码，优先级低的信号则不起作用。74148是一个八线-三线优先级编码器。74148优先编码器为16脚的集成芯片，除电源脚VCC(16)和GND(8)外，其余输入、输出脚的作用和脚号如图中所标。其中I0I7为输入信号，A2,A1,A0为三位二进制编码输出信号，IE是使能输入端，OE是使能输出端，GS为片优先编码输出端。由74148真值表可列输出逻辑方程为：A2 = (I4+I5+I6+I7)IEA1 = (I2I4I5+I3I4I5+I6+7)IEA0 = (I1I2I4I6+I3I4I6+I5I6+I7)IE 使能输出端OE的逻辑方程为： OE =I0I1I2I3I4I567IE 当使能输入IE=1时，禁止编码、输出(反码)： A2,A1,A0为全1。(如表5.1.2第一行所示。)当使能输入IE=0时，允许编码，在I0I7输入中，输入I7优先级最高，其余依次为：I6,I5,I4,I3,I2,I0，I0等级排列。OE为使能输出端，它只在允许编码(IE=0)， 而本片又没有编码输入时为0。如表5.1.2中第二行所示)。 扩展片优先编码输出端GS的逻辑方程为： GS = (I0+I1+I2+I3+I4+I5+I6+I7)IEGS为片优先编码输出端，它在允许编码(IE=0)，且有编码输入信号时为0(如表5.1.2中第三至第十行)；若允许编码而无编码输入信号时为1(如表5.1.2第二行)；在不允许编码(IE=1)时，它也为1(如表5.1.2第一行)。GS = 0表示“电路工作，而且有编码输入” 74148优先编码器真值表 用两片74148优先编码器扩展为十六线-四线优先编码器的连线图4 . 十进制可逆计数器74LS192引脚图管脚及功能表74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：图3-4 74LS192的引脚排列及逻辑符号 （a）引脚排列 (b) 逻辑符号图中：为置数端，为加计数端，为减计数端，为非同步进位输出端，为非同步借位输出端，P0、P1、P2、P3为计数器输入端，为清除端，Q0、Q1、Q2、Q3为数据输出端。其功能表如下： 输入 输出MRP3P2P1P0Q3Q2Q1Q0 1 0000 0 0 dcbadcba 0 1 1 加计数 0 1 1 减计数 74LS192的功能表5 . 555定时器 555定时器，它基本原理是，由于电容C的两端的电压不能突变，定时器的2端电压低触发端为低电平，输出端3为高电平。电源经过R1、R2给电容C充电，当电容的电压充到电源电压的2/3时，555内部的MOS管导通，输出为低电平。接着电容通过R2和已经导通的MOS管放电，当电容的两端电压下降到低于1/3的电源电压时，MOS管截止电容放电停止，此时电源通过R1、R2再次向电容充电，如此反复，形成震荡，从而在3端得到时钟脉冲源输出，根据公式：周期T=（R1+2R2）Cln2=0.7（R1+2R2）C 。它由3个阻值为5k的电阻组成的分压器、两个电压比较器C1和C2、基本RS触发器、放电BJT以及缓冲器G 组成。定时器的主要功能取决于比较器的输出控制RS触发器和放电BJT T的状态。图中Rd为复位输入端，当Rd为低电平时，不管其他输入端的状态如何，输出Vo为低电平。因此在正常工作时，应将其接高电平。图4.4 555结构原理图由图可知，当5脚悬空时，比较器C1和C2的比较电压分别为2/3Vcc和1/3Vcc。当VI12/3Vcc，VI21/3Vcc时，比较器C1输出低电平，比较器C2输出高电平，基本RS触发器被置0，放电三极管T导通，输出端Vo为低电平。当VI12/3Vcc，VI21/3Vcc时，比较器C1输出高电平,比较器C2输出输出低电平，基本RS触发器被置1，放电三极管截止，输出端Vo为高电平。当VI11/3Vcc时，基本RS触发器R=1、S=1，触发器状态不变，电路以保持原状态不变。表4.2 555功能表输入输出阀值输入（VI1）R出发输入（VI2）S复位（Rd）输出（Vo ）放电管T00导通2/3Vcc12/3Vcc01/3Vcc110导通1/3Vcc11不变不变2.5系统所用元器件本系统所用的元器件清单如表1所示。表1本系统所用元器件元器件名称数量LED4数码管5NE555174LS1481BUTTON按钮774482二档可调开关SW1174HC74174LS192374LS1481SOUNDER音响7740457408274LS024放大器7矩形波脉冲电源2电阻若干电容若干电源VDD若