毕业设计开题报告—直接数字生成式信号源设计.doc_第1页
毕业设计开题报告—直接数字生成式信号源设计.doc_第2页
毕业设计开题报告—直接数字生成式信号源设计.doc_第3页
毕业设计开题报告—直接数字生成式信号源设计.doc_第4页
毕业设计开题报告—直接数字生成式信号源设计.doc_第5页
已阅读5页,还剩2页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

安徽建筑工业学院电子与信息工程学院本科毕业设计(论文)开题报告课题名称: 直接数字生成式信号源设计 专业: 通信工程 班级: 10通信班 学生姓名: 路云飞 学号: 10205040118 指导教师: 吕 虹 填表日期: 2014-04 说明1. 抓好毕业设计(论文)的开题报告是保证毕业设计(论文)质量的一个重要环节。为了加强对毕业设计(论文)的过程管理,规范毕业设计(论文)的开题报告,特印发此表。2. 毕业生一般应在毕业设计前期准备过程中,通过文献调研,主动跟指导教师讨论,完成毕业设计(论文)的开题报告。3. 此表经过指导教师和有关人员签字后,一份由指导教师保存,一份交系教务办公室,一份上交教务处。4. 毕业生在毕业设计(论文)答辩时,必须提交这份毕业设计(论文)开题报告。一、简表学生简况姓名路云飞性别男出生年月1992.4入学时间20109学号10205040118专业通信工程班级一班课题名称直接数字生成式信号源设计子课题基于FPGA的方波、三角波、正弦波信号源的软件设计课题来源1.纵向课题 2.横向委托 3.自拟 4.其他 类型1工程设计型(实践) 理论研究 实验研究计算机软件设计 5. 综合类研究(设计)内容本设计采用FPGA为控制核心,实现三角波、方波、正弦波的生成。根据系统设计方案,本系统的调试可分为三大模块:分频模块、选择模块和波形生成模块。由于在系统设计中采用模块化设计,所以方便了对各电路功能模块的逐级测试。先在Quartus II 9.1上利用VHDL对常用信号进行数学建模,将一个周期的信号(正弦波、三角波)值转化成偏差值,直接合成生成信号。编译下载后用逻辑分析仪观察是否能显示要求的波形。再编辑选择模块可以根据输入分别输出波形。最后编辑分频模块产生频率在100hz10khz可调,步长为10hz的信号。将分频模块、选择模块和波形生成模块链接起来编译下载,再用嵌入式逻辑分析仪观察返回的波形是否符合要求。将分频模块产生的信号频率传到数码管显示,调试成功确保工作正常之后,再与硬件系统联调。最后将各模块组合后进行整体测试,使系统的功能得以实现。二、选题依据阐述该选题的研究意义,分析跟该课题有关的国内外研究概况和发展趋势。自20世纪60年代以来信号发生器有了迅速的发展,出现了函数发生器。作为电子系统的重要组成部分,它广泛地应用在电子技术实验、自动控制系统和其他科研领域。早期的信号发生器多采用模拟电子技术,电路形式有采用运放及分离元件构成,也有采用单片集成函数发生器专用芯片。但采用模拟电路组成的函数信号发生器,一般可靠性较差,频率输出精度、稳定度低,调节不够精确,设计过程复杂、困难,功能不易扩展,尤其对任意波信号产生较为困难,难以满足科研和高精度实验的需要。现代高精度函数发生器设计采用了EDA技术,不但大大缩短了开发研制周期,提高了设计效率,输出信号频率精度和稳定度有很大提升,而目使系统具有结构紧读、设计灵活、实现简单、性能稳定的特点。 基于FPGA,在软件上利用VHDL对常用信号进行数学建模,将一个周期的信号(正弦波、三角波)值转化成偏差值,直接合成生成信号。该方法不但能克服传统直接频率合成技术中存贮器资源的消耗,同时还能实现频率、初相可调。精准地产生和控制各种不同频率的波形的如今已成为一种在诸多工业领域中的关键性要求。在通信领域中是否能够提供灵活的低相位噪声,多频率,杂散性能好的信源,或者仅仅是生成一种应用于工业或生物制药测试设备的频率激励。方便,集成度高,低功耗是设计时的重要考虑因素。不仅如此,较低的存储器也是一个重要原因。2国内外主要参考文献(列出作者、论文名称、期刊名称、出版年月)。1 EDA技术实用教程,潘松主编,科学出版社,2002年,第2版;2 数字电子技术,王毓银,高等教育出版社,2012年,第2版;3 EDA技术及应用,万垄主编,清华大学出版社,2011年,第一版;4 FPGA现代数字系统设计,马建国 孟宪元主编,清华大学出版社,2010年。三、研究方案拟采用的研究方法,技术路线,实验方案的可行性分析。本设计采用FPGA为控制核心,实现三角波、方波、正弦波的生成功能。整个系统的设计采用层次结构,采用VHDL与原理图输入相结合的方法。波形选择三角波方波正弦波波形输出结束图1.信号发生器结构框图分频器波形选择开始结束设计中拟采用如下硬件模块:滤波示波器7四、工作进度的大致安排序 号设计(论文)各阶段名称日 期1查阅文献资料,做毕业设计准备工作第1-3周2写开题报告第4周3熟悉软硬件工具、VHDL语言第5-6周4毕业实习、文献阅读及翻译、编制调试方案第7-9周5算法仿真、调试平台或程序第10-13周6整理设计材料、撰写毕业论文及整理翻译第14-15周7制作PPT第16-17周8毕业论文答辩第18周五、设计成果1完成1200015000字左右的毕业论文;2完成3000字以上与本课

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论