第3章 在系统编程技术（ISP） .ppt

eda & cpld,第3章 在系统编程技术（isp）,isp功能提高设计和应用的灵活性,减少对器件的触摸和损伤 不计较器件的封装形式,允许一般的存储 样机制造方便 支持生产和测试流程中的修改,允许现场硬件升级 迅速方便地提升功能,未编程前先焊接安装,系统内编程-isp,在系统现场重编程修改,3在系统编程技术（isp）,逻辑设计（top to down） 任务：功能描述电路原理图、功能描述语言 控制器设计逻辑方程、真值表、状态图,选择器件： i/o数、寄存器数、门数、pin to pin、功耗,jedec文件 join electronic device engineering council (电子器件工程联 合协会)创建工业标准 由开发系统软件/器件公司专用开发工具自动生成。,编程： .jed文件下载，对器件编程（烧录） 直接在用户设计的目标系统中（在用系统）的pld器件进行编程,31isp原理,1、逐行编程,2、与外系统脱离13=ispen =0 i/o高阻 脱离外电路(isp1016),3、编程电缆 ispen 13 专用引脚 sdi 14 串行数据输入 13=0 接受电缆信息 sclk 33 串行时钟 mood 36 方式信号 13=1 直通输入 sdo 24 串行数据输出,4、编程状态机（控制编程操作）：三状态时序电路 控制信号：mood sdi 00 器件正常工作 （读识别码 10） 11 移位状态 sdi送入的数据（命令）移入寄存器 11 执行状态 每个编程操作完成,编程状态机,5位,串行读出,8位进入水平移位寄存器,此接口既可作编 程下载口，也可作 jtag接口,altera 的 byteblaster（mv）下载接口,32编程方式,joint test action ggroup,32编程方式,1、计算机并口 isp器件（接插件rj45） 5个信号线 七芯电缆 地线 目标板电源检测线,2、利用目标板上单片机或微处理器 编程数据 eprom中,3、目标板上多片isp器件 ispen 对器件分别使能，其它器件正常工作 ispen 1/2mux输入信号/编程信号 菊花链下载 daisy chain (lattice) 串行片数不超出接口的驱动能力 器件位置由器件识别码确定 器件前后芯片内寄存器短路（信号直通）,下载电缆,ispen 对器件分别使能,ispen mux输入信号/编程信号,菊花链下载 daisy chain,串行片数：不超出接口的驱动能力 器件位置：由器件识别码确定 mode sdi=hl 装载识别码 =lh 识别码移位 从sdo移出至计算机 器件前后芯片内寄存器短路（信号直通）,3.3 ispgds in-system programmable generic digital switch,重构电路互连关系的开关器件,例：ispgds22 可供互连用的端口总数22,11*11的矩阵可互连 矩阵的交叉点通过编程接通传输延迟7.5ns,一、结构,二、 ispgds i/o单元的结构,=0 gds的输出 =1 输入端使用,共5种组态,三、 编程控制信号,mode sdi 工作状态受状态机控制 sdo 可以菊花链下载 sclk,四、 ispgds 使用,替代dip double in-line package,作用： 改变硬件系统 改变或重构硬制电路板的连接 实现对目标系统连接关系的重构,没定义的管脚，编程时端口自动与开关矩阵断开,例：,title example device = ispgds14 “yoclk =2hz pin20 = pin1 “y2clck =step pin18 =pin9 pin11 = l pin13 = pin10,3.4 cpld和fpga的编程与配置,10芯下载口,接口各引脚信号名称,cpld: 基于eeprom or flash -program 编程后信息不会丢失,但编程次数有限 fpga: 基于sram查找表-configure 掉电后信息丢失,但配置次数无限,ps: passive serial 被动串行模式 jtag: joint test action group 20世纪80年代联合测试行动组开发的技术规范,3.4.1 cpld的isp方式编程,cpld编程下载连接图,tck、tdo、tms、tdi为cpld的jtag口,对cpld编程,多cpld芯片isp编程连接方式,3.4.1 cpld的isp方式编程,3.4.2 altera公司的fpga配置方式与器件系列,altera fpga常用配置器件,dclk ncs ninit_conf oe data,pc机,fpga,epc2配置芯片,配置电路 和jtag编 程端口,dclk conf_done nconfig nstatus data0,tck tms tdo tdi,tck tms tdo tdi,配置,编程,利用flash结构的epc2为fpga作配置,将编程完毕的配置 器件插在相应的 电路系统上,eda & cpld,第4章 isplsi 编程,4isplsi编程,一、输入设计文件 网表文件 综合器 二、jedec文件 烧录芯片 适配器,41isp器件设计步骤,一、设计准备 i/o口定义：资源是否够用 逻辑资源：glb 查阅宏单元库（门、触发器、计数器、mux等，约200种） 方程实现部分的估算 资源利用率：（取50%）,二、设计输入 逻辑图 方程 hdl输入 真值表（含状态转换真值表） 状态图,三、设计检验 输入文件检验 语法 软件自动生成 规范 输入的逻辑映射到glb和ioc 网表（电路模型） 最小化,四、布局布线 软件自动完成 布线报告 glb和ioc使用情况 glb的平均输入输出、扇出、复用信号,41isp器件设计步骤,五、模拟仿真 使用测试向量 结果：文件 波形图 测试向量设定 组合：真值表中抽取代表性的部分 时序：起始状态开始设定输入 原则：遍历、连续、最小,六、熔丝图 不用的i/o接有源上拉电阻 使用的i/o可选择有源上拉,七、下载编程 jedec文件 器件中,原理图/vhdl文本编辑,综合,fpga/cpld 适配,fpga/cpld 编程下载,fpga/cpld 器件和电路系统,时序与功能 门级仿真,1、功能仿真 2、时序仿真,逻辑综合器,结构综合器,1、isp方式下载 2、jtag方式下载 3、针对sram结构的配置,功能仿真,应用fpga/cpld的eda开发流程:,41isp器件设计步骤,4.2 fpga/cpld测试技术,3.5.1 内部逻辑测试,3.5.2 jtag边界扫描测试,图3-41 边界扫描电路结构,4.2 jtag边界扫描测试,表4-1 边界扫描io引脚功能,图4-2 边界扫描数据移位方式,4.2 jtag边界扫描测试,图3-43 jtag bst 系统内部结构,图3-44 jtag bst系统与与flex器件关联结构图,图3-45 jtag bst选择命令模式时序,tap控制器的命令模式有：,samplepreload指令模式,extest指令模式,bypass指令模式,idcode指令模式,usercode指令模式,管芯尺寸比较,工艺改进促使供电电压降低,fpga/cpld多电压兼容系统,内核电压 3.3v、 2.5v或 1.8v,接受 2.5v、3.3v 或者 5.0v 输入,输出电位 标准 vccio,fpga/cpld不同芯核电压器件流行趋势,3.7.2 使用pc并行口配置fpga,图3-49 flex10k ps模式配置时序,图3-50 多fpga芯片配置电路,flex、acex、apex等系列 fpga器件配置连线图,flex、acex、apex系列fpga 配置电路,fpga passive serial configuration 被动串行配置模式,10针标准 配置/下载接口,通过配置电路后 与pc机的并行 接口相接,对fpga配置,主系统通用 10针标准 配置/下载接口,目标板10针标准 配置接口,pin1,otp配置器件插座,图3-51 fpga使用epc配置器件的配置时序,3.7.3 用专用配置器件配置fpga,图3-52 fpga的配置电路原理图,otp配置器件： epc1441、epc1、epc1213等,fpga配置器件,选择global project device项,编译前选择配置器件,注意，被编译文件的工程名为“dac”， 因此，其配置文件名应该为“ dac . pof ”,对于低芯核电压fpga （如ep1k30），需选择此 项，电路中的配置芯片 应该接3.3v工作电压。,选择配置芯片的型号为epc1pc8,选择ps模式,编 译！,选择配置器件生产商,打开通用编程器编程窗,选择器件类型,选择器件型号,器件接插方式,进入工程文件夹， 选择编程文件,选择编程文件,双击编程文件后，进入“file type” 窗，选择文件类型为“pof”： programming output file,编程缓冲器中的 dac.pof文件码,注意文件芯片 型号是否对！,打开编程窗口,编程窗,开始编程,将编程完毕的配置 器件插在相应的 电路系统上,3.7.4 用专用配置器件配置fpga,图3-53 epc2配置fpga的电路原理图,epc2可以多次重复编 程，且是isp方式编程,外部上拉电阻 1k x 5,如果没有使用 外部上拉电阻， 则必须选择此项,选择配置器件 型号：epc2lc20,编 译！,编程前，首先 打开编程器窗口,然后用鼠标 双击此文件名,于是弹出编程 文件选择窗,双击此编程 文件名：dac .pof,这是对fpga 的配置文件,对epc2编程文件名,编程器件名,开始编程,epc2器件,epc2的编程口,3.7.4 使用单片机配置fpga,图3-54 mcu用pps模式配置fpga电路,图3-55 单片机使用pps模式配置时序,图3-56 用89c52进行配置,单片机产生配置时序、读 取eprom中的配置数据,eprom中 放置多个不 同功能的配 置文件,对fpga进行配置,fpga的配置和重配置 （reconfiguration）,pc机,fpga,应用电路系统,cpu/cpld,大容量rom/eprom/ flash芯片,fpga,应用电路系统,cpu/cpld,ram,方案1,方案2,1、通用编程器 2、通用仿真器 3、虚拟仪表 ,实 验,单片机和eprom配置fpga电路设计 根据图3-57和图3-58设计一个可对epf10k20配置的电路，其中的配置文件存储器可以用eprom(如27c512)担任，配置控制器用epm7128s或89c51来担任，要求eprom能放置4个配置文件，由cpld或单片机通过控制eprom地址线的方式，根据接受命令的方式对fpga配置不同的配置文件。 注：本实验可作为一个毕业设计项目。,关于商业误导的说明 1、 eda or cad？ protel、pspise、ewb、multisim？ 2、cpld or fpga ？ 3