可植入的无线能量和双向数据传输硬件系统的模块整合和可靠性改进——毕设论文

可植入的无线能量和双向数据传输硬件系统的模块整合和可靠性改进SHANGHAI JIAO TONG UNIVERSITY学士学位论文THESIS OF BACHELOR论文题目：可植入的无线能量和双向数据传输硬件系统的模块整合和可靠性改进学生姓名: 学生学号: 专 业: 微电子学 指导教师: 学院(系): 微电子 毕业设计（论文）基本内容和要求： 随着医疗技术的不断发展，医用植入装置已经得到广泛的临床应用。医用植入装置主要由植入体和体外部分组成。体外部分通过电磁波向植入体提供工作能量，并与植入体之间进行双向数据通信。探索生物医疗植入体中无线双向数据传输的方式，实现数据高效能量传输将有助于医用植入装置获得更广泛的应用。本毕业设计是在上一届本科毕业设计和当前科创项目基础上的扩展。至之前的研究活动中，已经实现了较低效率的无线能量传输和较低速率的无线数据传输系统的理论研究，并实现了一个包括两对线圈、ClassE功率放大器、数据调制解调、能量时钟恢复的传输系统，能够在4mm的范围内传输最大约100mW的能量，上行数据速率为828kbps，下行数据速率为20kbps。本毕业设计将继承了该项目相关研究的理论基础和技术成果。本毕业设计的主要目标为完成一个可植入式的实现无线能量与双向数据传输的硬件系统。主要内容如下：l 完成CPLD的控制电路，完成下行数据解调和上行数据的闭环连接；l 优化次级电路的板级设计，提高可靠性，使之成为一个封闭的可植入式电路的一部分；l 优化初级电路，使其能与电脑通讯，用电脑控制输入信号和观察实验结果；l 对可植入式传输系统进行简单实验，验证可靠性。本毕业设计拟达到的技术指标和要求如下：l 无线传输距离0.72.5cm；l 植入部分体积小于 6mm * 30mm * 30mm；l 申请设计专利1项。毕业设计（论文）进度安排：序号毕业设计（论文）各阶段内容时间安排备 注1学习现有系统2012.11-122熟悉并调试现有系统2013.1-23设计CPLD程序并进行调试2012.34硬件系统模块整合，包括线圈2012.45系统联合调试2012.56撰写论文，申请专利2012.6课题信息：课题性质 ：设计 论文课题来源*：国家级 省部级 校级 横向 预研 项目编号 其他 指导教师签名： 年 月 日学院（系）意见：院长（系主任）签名： 年 月 日学生签名： 年 月 日可植入的无线能量和双向数据传输硬件系统的模块整合和可靠性改进摘要随着科技的发展与科学研究的不断深入，如今有很多可植入医疗设备在临床医学中已经被使用，比如心脏起搏器、人工耳蜗、视网膜假体等。这些设备帮助人们维持生命、恢复丧失的生理功能等。可植入医疗设备的研究发展至今，比较普遍的使用无线传输来实现能量的供给以及数据的交互。本文介绍了完成一个完整的可植入体内的闭环系统的过程，并设计与改进了各个模块：ASK调制模块、E类功率放大模块、能量恢复模块、时钟恢复与ASK数据解调模块、OOK调制模块、OOK解调模块、线圈组传输模块以及数字电路模块。实现了体外部分与体内植入部分的无线能量与双向数据的传输，并在体内部分使用可编程逻辑器件构成的数字模块将接收到的数据与发射出去的数据相连接，形成一个闭环的无线能量与数据传输系统。本毕业设计的主要作用是完成一个系统雏形，为后续研究中进一步实现高效的可植入医疗设备打下基础。关键词：无线能量传输，无线数据传输，线圈的优化设计，可编程逻辑器件MODULE INTEGRATION AND RELIABILITY IMPROVEMENT OF AN IMPLANTABLE WIRELESS POWER AND BI-DIRECTIONAL DATA TELEMETRY SYSTEMABSTRACTWith the development of science and technology, increasing implantable microelectronic devices are applied clinically, such as heart pacemakers, artificial cochlea, retinal prosthesis, etc. These devices help people maintain life, and restore physiological function, etc. It is the use of the wireless transmission that is more generally to achieve power supply and data interaction. This paper introduces a complete process of building an implantable closed-loop system. To achieve the system, I design and improve all modules in transmission system, including ASK modulation module, Class-E power amplifier module, energy recovery module, clock recovery and ASK demodulation module, OOK modulation module, OOK demodulation module, coil group transmission module and digital circuit module. An implanted wireless power and two-way data transmission part is achieved. And in the implanted part, a digital module implemented of CPLD connects the received data to the transmitting data, aiming to form a closed-loop wireless power and data transmission system.The main function of this graduation design is to lay the foundation for achieving a high performance implantable microelectronic device.Key words: wireless power telemetry, wireless data telemetry, optimization of the coil, complex programmable logic device 目录第一章绪论11.1可植入医疗设备的研究现状与研究意义11.2主要工作与本文结构安排1第二章双频带无线能量与双向数据传输系统的架构32.1 无线能量与数据传输的系统架构32.2 系统的设计方法4第三章初级电路的优化设计53.1 ASK调制模块53.1.1 ASK调制模块的原理453.1.2 ASK调制模块的实现63.2 Class-E功率放大模块73.2.1 Class-E功率放大器原理5673.2.2 Class-E功率放大器的电路实现83.3 OOK解调模块103.3.1 OOK解调模块原理103.3.2 OOK解调模块的实现10第四章次级电路的优化设计124.1 能量恢复124.1.1 能量恢复模块的原理124.1.2 能量恢复模块的实现134.2 时钟恢复与数据恢复134.2.1 时钟恢复与数据恢复模块的原理12134.2.2时钟恢复与数据恢复模块的实现154.3 OOK调制模块16第五章CPLD模块的实现185.1 CPLD简介185.2 数字模块的电路功能195.3 CPLD芯片的选取195.3.1 PLD芯片195.3.2 CPLD芯片195.4 CPLD模块的实现205.4.1 硬件语言的编写与仿真205.4.2 引脚的定义与目标代码的转换205.4.3 目标代码的载入215.4.4 数字模块的测试21第六章线圈的设计236.1 仿真软件15236.2 耦合线圈的设计246.2.1 线圈L1与L2的设计246.2.2 线圈L3与线圈L4的设计256.3 线圈的制作25第七章整体PCB电路27第八章总结与改进298.1 研究总结298.2 不足与改进30参考文献31附录33致谢34第一章 绪论1.1 可植入医疗设备的研究现状与研究意义随着科技的发展与科学研究的不断深入，如今有很多可植入医疗设备（Implantable Microelectronic Devices）在临床医学中已经被使用1，比如心脏起搏器、人工耳蜗、视网膜假体等。这些植入设备帮助人体维持生命活动，帮助各种功能丧失性患者不同程度的恢复功能，也有一些用来帮助测量人体内部的各项指标。可植入医疗设备工作需要供电，最初的供电方式是在植入体内部分同时加上电池。但是使用电池有两个弊端：首先，电池是有使用寿命的，需要及时更换，这就需要增加额外的手术次数，增加患者的痛苦；其次，电池会有泄露的危险，造成人体内的污染，增加患者的危险系数。所以就有了使用线圈的无线能量传输，但是传输的能量不能太高，在临床医学中1-20MHz的频率2推荐被使用。由于可植入部分功能越来越复杂化，为了更好的控制与使用可植入医疗设备，设备与外界进行数据交互显得十分有必要。所以，在目前有很多可植入医疗设备由两个主要部分构成，体外部分与体内部分：体外部分的功能是发射能量与数据的发射/接收；体内部分的功能是能量的接收与相应数据接收/发射。这样做不仅降低了患者因为电池原因而发生危险事故的几率，也提高了可植入医疗设备的效率。近年来，国外在生物植入设备领域中对能量与数据传输系统的研究火热，大部分系统通过耦合线圈的方式来实现能量与数据的传输。由于传输客观条件的限制（如植入体内部分的面积、传输距离、能量线圈与数据线圈之间的串扰等）使得线圈的设计也成为影响可植入医疗设备性能的关键点之一。如在文献3中，采用了一种垂直的线圈结构，将能量线圈与数据线圈相互垂直摆放，来减小能量线圈对数据线圈之间的串扰。本毕业设计承接了过去两年中的两个科技创新项目，2011年“上海大学生创新活动计划”项目高效多频带无线能量和双向数据传输系统与2012年第五期上海交通大学大学生科技创新项目双频带无线能量与数据传输系统的线圈自动优化设计。这两个项目相结合，设计出一个比较完整的可植入体内的闭环系统，实现体外部分与体内植入部分的无线能量传输与双向数据的传输。1.2 主要工作与本文结构安排本毕业设计的目的是完成一个完整的可植入体内的系统，实现体外部分与体内植入部分的无线能量与双向数据的传输，同时，在体内部分将接收到的数据与发射出去的数据使用数字模块相连接，形成一个闭环的系统。本论文的组织结构如下：第一章：绪论。概述了可植入医疗设备的研究现状与研究意义，简要介绍主要工作与本文结构安排。第二章：双频带无线能量与双向数据传输系统的架构。详细介绍了整个系统架构以及该系统如何工作。第三章：初级电路的优化设计。详细介绍了初级端ASK的调制，OOK的解调以及优化Class-E功率放大器的设计与实现。第四章：次级电路的优化设计。详细介绍了优化能量的接受、ASK的数据解调、时钟恢复的具体设计与实现。第五章：CPLD模块的实现。详细介绍了如何选取CPLD，以及代码的编写仿真与烧入的实现。第六章：耦合线圈的设计。描述了如何通过已有的优化软件协助设计并制作两对用于能量与数据传输的线圈。第七章：印刷电路板的成果展示。展示了本次毕业设计所完成的最终成品。第八章：结论。总结了本次毕业设计的成果。第二章 双频带无线能量与双向数据传输系统的架构本毕业设计实现的是一个双频带的无线能量与双向数据传输的系统。其具体的工作方式是使用一组线圈在13.56MHz的载波下将能量与数据同时从体外部分传输到体内，而使用另一组线圈在848KHz的载波下将数据从植入体内部分传输到体外，在本论文中，出于演示双向数据工作的目的，在植入体内部分通过一个数字模块，将体内接收到的数据与需要发射的数据连接起来，本质上是从接收到的数据中提取出需要发射的数据，来形成一个闭环的连接。在实际应用中，这也可以作为一个双向握手的功能。2.1 无线能量与数据传输的系统架构图2-1 无线能量与数据传输系统架构整个系统的架构如图2-1所示，整体分为3个部分，初级电路，线圈组与次级电路。初级电路有ASK调制模块，Class-E功率放大模块与OOK解调模块；线圈一共有两对，一对下行数据的传输与能量的传输，另一对完成上行数据的传输；低级电路有整流模块，ASK解调模块，时钟恢复模块，OOK调制模块与CPLD数字模块。系统的工作流程如下：初级端的ASK调制模块将外部信号发生器传来的数据与晶振发出的13.56MHz的载波进行调制，由于下行的传输还需要传输能量，所以调制得到的信号的最小幅度不能太小。得到调制好的信号之后，将信号通过Class-E功率放大器将信号进行放大，增大传输功率，让次级端接收到足够的能量对次级电路进行供电。下行数据与能量通过线圈L1与L2从初级端传输到次级端。次级端从L2上接受到信号，对信号进行两项处理，能量的接受与数据信号的恢复。能量接收通过整流电路来实现，整流器将线圈接收到的交流信号转化为直流信号，连入LDO。LDO能够稳定输出后面电路的工作电压。数据信号的恢复有两个部分，一个是时钟恢复，另一个是数据恢复。时钟恢复相对比较简单，直接将接收到的信号经过降压处理后连到快速比较器。降压是因为接收电压比较高，需要将电压降到快速比较器合理的输入电压范围。数据恢复通过包络检测器，得到数据的包络，然后经过快速比较器得到恢复的数据。得到时钟与恢复的接收数据之后，传入CPLD数字模块，CPLD模块将得到的时钟做分频同时数据做提取，这样得到上行的数据与载波。上行的数据与载波经过OOK调制，将数据通过L4线圈传输到L3，传到初级端。初级端得到数据信号之后经过OOK解调之后得到传输的数据。2.2 系统的设计方法本毕业设计需要实现一个无线能量与数据传输的闭环系统。通过阅读文献资料了解到实现该系统需要熟知能量传输的原理、通信原理（如各种调制解调方式以及它们之间的优劣势）以及不同的线圈设计方法等。从原理出发，需要完成的模块有能量模块，线圈传输模块，ASK调制解调模块，OOK调制解调模块，数字电路CPLD模块。其中，能量模块与两个调制解调模块为电路设计部分与线圈设计与数字电路部分不同。关于电路设计部分，最重要的是了解电路功能，对电路的原理有足够的分析，知道各个部分在电路中所起的作用。在了解电路的过程中，使用仿真软件进行电路仿真，不仅有助于了解电路原理，也会对电路中各个元件的参数也会有所知晓。其次是电路的实现，这里包括了PCB版图的画制以及元件的选取。由于画制PCB版是第一次接触，所以学习使用也是一个比较重要的过程，了解PCB版会对实际电路的影响十分重要。关于元件的选取，其中对基本元件的要求比较低，大部分都会符合使用要求，比较困难的是对芯片的选取，比如ASK调制电路中使用的增益可控放大器，需要了解它的工作电压，功耗，以及使用方式，最重要的是了解其原理，这样在电路出现问题的时候也会知道如何去寻找问题的来源。线圈的设计根据双频带无线能量与数据传输系统的线圈自动优化设计项目中已有的线圈优化思路进行协助设计，由于线圈的使用方式的不同，已有的自动优化设计软件对本毕业设计中所使用的线圈优化方式有些地方有区别。软件优化的线圈结构是能量传输与数据传输使用两对不同的线圈，向同一个方向进行传输，两对线圈是重叠结构。而本毕业设计的传输是下行能量与数据传输使用一组线圈，上行数据传输用另一组线圈。下行的传输系统最重要的是将能量穿到次级电路，所以下行线圈组以优化能量为主要条件的进行优化，这样就可以假定下行传输是能量传输线圈组，上行传输是数据传输线圈组。可先把上行与下行线圈分开，不使用重叠结构，则现在的优化过程就可以使用来协助设计线圈。如果需要进一步减小植入体内部分的面积，就要使用重叠结构，优化过程就需要做出改变，将数据传输的方向改变进行优化设计，这其中重叠结构也发生了改变，原先的结构是的两个接受线圈的位置需要零耦合，现在是能量发送线圈与数据接受线圈需要零耦合。优化完成后，就使用优化完成的结构进行实际电路上的实现。数字电路的CPLD模块的主要作用是将下行数据与上行数据连接起来，其实现过程对不同的芯片有不同的具体方式，但是其实现流程是一致的。选取合适的芯片是首要任务，需要考虑的因素有很多，比如功能的实现需要芯片规模的大小，芯片的功耗，以及芯片的烧入支持等。选取好芯片之后，针对该芯片使用代码进行功能实现的编写与仿真，并进行烧入代码的转换，完成之后对芯片进行烧入。本毕业设计承接了之前的项目，是对已有项目的更进一步的优化，目的是完成一个高效的闭环系统。第三章 初级电路的优化设计初级电路就是可植入设备的体外部分，本毕业设计的体外部分需要实现ASK的调制模块，Class-E功率放大模块与OOK解调模块。如图3-1所示，图3-1 初级电路模块ASK调制模块将调制数据调制到13.56MHz的载波上面（调制信号的速率为400kbps），得到的已调信号再传入Class-E放大模块将调制信号进一步放大传到发射线圈L1。OOK解调模块把从线圈L3上接受到的OOK解调信号调制出来。下文将详细介绍这三个模块的设计原理与实现方式。3.1 ASK调制模块3.1.1 ASK调制模块的原理4ASK是Amplitude Shift Keying的缩写，称为“幅移键控”或“振幅键控”，相当于模拟信号中的调幅。“幅移”就是把频率与相位作为常量，而将振幅做变量，信息比特是通过载波的幅度来传递的，就是将调制信号与载波相乘得到调制后的信号，本毕业设计的结构如图3-2中所示：图3-2 ASK调制结构smt=m(t)cosct (3-1)式3-1中，m(t)为调制信号，smt为已调信号，cosct为载波。当数字基带信号为二进制的时候，就称为二进制振幅键控，即2ASK，就是把二进制符号0与1分别用不同的幅度来表示，本毕业设计就是使用这样的方式。最简单的一种表达方式就是调制信号用0与1这两个电平来表示，将他们与载波相乘，得到的信号相当于将载波关断或者接通，其实际意义就是当调制信号代表“1”时，输出载波，当调制信号代表“0”时，不输出载波。这是ASK调制的一个特例，又称为OOK调制，即On Off Keying开关键控调制。然而，在本毕业设计中，下行传输的不仅仅是数据，还有能量，如果使用OOK调制方式，那么传输出去的能量就不是连续的，而是断断续续的，所以在下行传输不适用OOK调制，但是在上行中可以使用。所以，本毕业设计中，下行传输的ASK调制将调制信号中的“1”与“0”的表示的幅度虽然不同，但是都值比较高，这样以保证能够传输出足够的能量为次级电路所使用，而且可以进行时钟恢复。3.1.2 ASK调制模块的实现ASK调制的过程就是一个乘法的过程，如图3-3(a)所示，所以本毕业设计中的调制方式可以使用一个乘法器来实现。在电路中，采用一块TI公司的增益可控放大器芯片（VCA822ID）来完成调制信号与载波信号相乘得到已调信号。该芯片的工作方式，如图3-3(b)所示： 图3-3 (a)ASK调制模块电路 (b)增益可控放大器工作电路Vout=RFRGVGVIN+(RFRG-RFR1)VIN (3-2)使RG=R1，则Vout=RFRGVGVIN (3-3)所以在电路中，决定已调信号的除了输入的载波信号与调制信号外，还有RG与RF。实际的电路中，载波信号是晶振来产生的，得到峰峰值为5V的13.56MHz的载波。RG的值定为1k，RF的值定位2.7k欧姆。则已调信号就完全由外部的信号发生器来决定。由于VCA822ID的工作情况与电路中的RG与RF相关，而RG与RF的值并不能完全保证是标定值，会有5%的误差，所以外部信号发生器的设定需要仔细调试，并不能根据理论值来确定。增益可控放大器的工作输出电压峰峰值是8V，之前的项目中得到的已调信号表示“1”的电平峰峰值为6V，表示“0”的电平峰峰值为5V，理论应该得到的是方波，但是实际电路中的得到的电平有点类似正弦波，这对于Class-E的功率放大器会带来额外的功耗。所以本毕业设计中将表示“1”的电平峰峰值提升到8V，表示“0”的电平峰峰值提升到6V，使得输出的信号为更好的方波，得到的信号如图3-4所示，图中调制信号的信号率是400kbps。图3-4 增益可控放大器的输出-ASK已调信号3.2 Class-E功率放大模块3.2.1 Class-E功率放大器原理56E类功率放大器属于高效率功率放大器，其效率理论上可以接近100%，实际效率也能达到90%至95%左右7，相对与其他放大器，它在高频情况下比较好的工作。图3-5 Class-E功率放大电路如图3-5是Class-E功率放大器的电路结构，其工作原理是：当开关管导通时，开关管相当于一个很小的电阻，其值小到几乎可以忽略不计，所以在集电极的电压VCE为零，而通过开关管的电流IC很大；当开关管关断时，没有电流通过开关管，IC为零，而集电极电压VCE由于后面电容的开始充电的原因会增高。整个开关过程中，保证开关管通过的高电流IC与集电极高电压VCE不会同时出现，这样从理论上开关管的功耗为零。图3-6 Class E各节点随输入变化关系从电路元件的功能上看：RF扼流圈LREF的作用是只允许直流电流通过，馈电到开关管的集电极；开关管受控于输入电压Vin；后端的负载网络决定了开关状态下的集电极电压。选择合适的负载网络的值，能够使通过开关管的高电流IC与集电极高电压VCE错开出现，如图3-6所示，所以负载网络的各个元件的值对功率放大器的工作状态有决定性影响。负载网络中各个元件的值可以由以下公式8来计算：Cp=PoVCC2 (3-4)RL=8VCC2Po(2+4) (3-5)LS=8VCC2QLPo(2+4) (3-6)CS=Po(2+4)8VCC2QL (3-7)=2f=1LSC (3-8)其中，Po为输出功率，VCC 为电源电压，QL为网络的Q值，这些公式的计算是假设电路中的各个元件均为理想元件。在实际电路中需要考虑到寄生电容值，以及BJT所带的寄生电容，电感的阻值等因素。3.2.2 Class-E功率放大器的电路实现Class-E功率放大模块实际电路与理论电路不同的是，实际电路中的电容使用的是可变电容，方便调至Class-E的工作点。实现E类放大器模块，首先通过计算与电路仿真确定电路参数；然后在实际电路中参考计算得到的值进行调试，调到合适的值。而在进行仿真之前，有个别参数使需要事先确定的：匹配网络的电感值。在实际电路的测试中，由于示波器的表笔最小有12pf左右的寄生电容，所以在调试过程中需要考虑到该电容对电路的影响。例如在观察匹配线圈上的传输信号时，相当于在电感上并联了一个电容，如果匹配电容的值比较小，那么这12pf的电容是不容忽视的。而匹配电感，即线圈的电感涉及到线圈的设计（线圈的设计这一部分在第六章中做详细介绍），线圈的设计是以达到高效的传输以及线圈的大小来确定线圈的形状的，所以在计算过程中，线圈以高效为目的配合合适的电感值，面积只要不是很大就可以接受。从计算与实际尝试中发现，频率13.56MHz载波所需要的匹配电容在50pf左右的值时，电感值在3H左右，而匹配电容值在40pf左右的时候是相对而言将示波器表笔的寄生效应可以通过可变电容的调整来适应的，并且3H的电感线圈也是比较方便实现的。所以我们可以先确定电感的大小，匹配电容的值可以通过可变电容来调整。理论的电感的大小确定后，设计传输线圈的过程中尽量使电感值达到所需的大小，实际得到的线圈电感值相对设计时所预计的值是有所偏差的，但是偏差值在0.15H左右，是可以接受的范围。通过万用表测量得到电感值之后，将该值确定再进行下一步计算与仿真。最终得到的线圈的电感值为2.8H。仿真使用Advanced Design System软件进行电路的仿真，通过式3-48的计算，得到匹配电容CS与并联电容CP的理论值。在软件中有一个调试的Tuning功能，如图3-7所示，这个功能帮助在软件中进行匹配电容CS与并联电容CP的调整，以达到如图3-6中所示 的波形。最终得到匹配电容CS=56pf与并联电容CP=103pf。图3-7 ADS软件截图实际电路的实现，除了需要可变电容之外，还要选择正确的开关管。选择开关管的条件是足够快的开关速度与提供足够大的电流9。如果开关管的速度是首要要求，管子提供的电流大小只要能满足体统所需的放大要求就足够了。最终选定了型号为2SC5707(SANYO)的BJT，其开关速率、与ASK信号的放大都是满足设计目标的。在调试匹配电容CS与并联电容CP过程中，使用可调电容不仅可以使调试到需要的电容值比较方便，在论文10中也有调试匹配网络值的经验方法，带来的另一个好处是由于在测试的时候使用的示波器的探头有最小12pf的寄生电容，所以在调试的时候或者调试之后都会有电容改变的问题，所以在加上探头或者去掉探头的时候都要考虑到寄生电容的影响，这都需要进行电容的改变，可变电容就有这个优势。在进行调试的时候当然需要将次级电路一并加入。在调试过程中，发现并联电容CP的值比计算得到的值要小的多，因为计算的时候，并没有把BJT的BE端寄生电容计算在内，实际的电容大概有60pf左右，所以外接的并联电容很小。图3-8(a)就是最终得到的VCE与VBE的波形图，图3-9(b)就是最终线圈上的发射波形。从图(a)中可以看到，VBE的波形并不是很好的方波，这是因为该信号频率比较快，信号上升与下降的速度相对比较慢而造成的。从图(b)中可以看到线圈的发射波形，最大的峰峰值在60V左右。图3-8 (a)BJT上VCE与VBE波形图 (b)线圈L1上的发射波形3.3 OOK解调模块3.3.1 OOK解调模块原理在3.1.1节中，已经介绍过，当调制信号代表“1”时，输出载波，当调制信号代表“0”时，不输出载波。这就称为OOK调制，即On Off Keying开关键控调制。所以OOK解调模块的复杂度并不高，使用非相干解调的方式，监测数据包络，就能得到所需的解调结果。但是由于传输端的发射功率并不高，所以接收端的信号值并不是很大，需要一个自动增益控制模块对其进行信号的放大。图3-9 OOK解调电路如图3-9所示，当接收线圈得到信号后，自动增益控制模块使用信号的正包络，可控增益放大器VCA822ID与通用运算放大器OP07组成反馈控制回路将信号稳定在峰峰值为1V的情况下。稳定信号后，用包络检波器使用负包络，信号进入快速比较器进行解调。3.3.2 OOK解调模块的实现图3-10 (a)所示的是，次级电路的线圈L4上的发射波形与初级电路的线圈L3上的接收波形。图中CH1（黄色波形）为L4上发射的信号，CH2（蓝色波形）为L3上接收到的OOK信号。OOK的载波频率是848KHz，调制信号的频率在20kbps以上。 图3-10 (a) L4发射（CH1）与L3接收(CH2)的信号 (b) OOK数据解调后的波形（CH1） OOK解调得到的数据如图3-10 (b)所示。信号从线圈L3上进入可控增益放大模块之后，峰峰值稳定在1V， 包络检波器得到稳定的负包络后，进入快速比较器，最终得到0到5V的“0”、“1”信号。但是在此处有一个点需要注意，由于在检波的时候所取得的是负向的包络，所以接收到“0”的时候，电路恢复出来的数据为“1”；而接收到“1”的时候，电路恢复出来的数据却为“0”。这样恢复出来的数据就与实际包络所呈现的数据正好相反。第四章 次级电路的优化设计次级电路的主要模块有能量恢复模块，时钟恢复与数据恢复模块，数字电路CPLD模块与OOK调制模块。由于CPLD模块与次级电路的实现方式有所不同，而且CPLD是比较重要的模块，所以单独列出，在下一章进行介绍。能量恢复模块的功能是将次级电路接收到的信号进行整流，得到稳定的可以使后续电路良好工作的电压；时钟恢复与数据恢复（ASK解调）模块将信号进行恢复，得到时钟信号与数据信号，为之后的电路进行使用；OOK调制模块将数字电路得到的调制信号调制到数字电路生成的载波上。电路模块如图4-1所示。图4-1 次级电路模块4.1 能量恢复4.1.1 能量恢复模块的原理图4-2 能量恢复电路如图4-2所示是能量恢复模块的原理电路，能量恢复模块的主要功能是将将信号整流，得到稳定的工作电压。在我的毕业设计中，由于之后的电路中需要使用CPLD，所以整流电路需要重新设计，输出的电压根据CPLD的工作电压来选取。如图4-2中所示，从线圈上来的信号经过二极管以及整流电路，到LDO的输入。与之前项目中不同的地方在于，由于整流之后提供的电压是给两个快速比较器与一个CPLD模块供电的，而能量的功耗最大的是CPLD，所以之前的两个LDO输出两个电压的结构11并不能完全将传输的能量完全用上，而且，两个不同的电压对于整个后端电路的连接也会产生问题，所以使用了现在的结构，提供一个电压。从电路结构上来看，没有使用全波整流，而是将接收到的信号相对原来的结构的接地换了一个地方，这样使得接收到的信号都大于0。利用线圈L2从外界接收到能量和数据的信号，随后经过双二极管整流电路D1和D2对交流信号进行整流，最后通过用一个低压差稳压器LDO产生3.3V的直流电为后面的有源器件供电。在本毕业设计中，选择了型号为LT1761的LDO。4.1.2 能量恢复模块的实现能量恢复的模块，从过程上来说，先从线圈L2上得到信号，信号再进入整流电路，最后进入LDO输出稳定电压。由于线圈L2与L1一起根据能量传输效率优化而设计好的，所以电路中需要有一个匹配电容对其进行谐振。由于示波器的表笔最小有12pf左右的寄生电容，所以在调试过程中需要考虑到该电容对电路的影响，所以与Class-E功率放大模块中的并联电容和匹配电容一样，使用可调电容来实现调试的方便。实际电路中，由于线圈L2与匹配电容之后连入的是二极管，而两个二极管的寄生电容也比较大，所以实际上的匹配电容比较小，也有可能寄生电容过大，加上外界的匹配电容之后电路更加没法达到谐振。但本毕业设计中并没有发生该情况，电路能够很好的谐振。信号进入整流模块之后，RC电路进行信号的抹平，由于该信号还要进行数据的恢复，所以RC常量不能太大，要保证信号保持原有的调制信号的包络。信号进入LDO之后，根据该型号LDO的数据手册，构建一个稳定输出3.3V的电压的电路结构，得到的电压如图4-3所示。图4-3 LDO的输出电压（CH1）4.2 时钟恢复与数据恢复4.2.1 时钟恢复与数据恢复模块的原理12时钟恢复模块相对而言比较简单，电路图如图4-4所示。从恢复流程上来说，信号先从线圈L2得到，该信号就是13.56MHz的载波，可以使用它来恢复时钟。由于此信号幅值比较大，不能直接接入快速比较器的输入，所以需要使用一个电阻来进行分压。接入分压电阻后，得到的信号幅值被缩小到快速比较器可以接受的输入范围。进入快速比较器进行比较放大之后，就可以得到恢复的时钟。图4-4 时钟恢复与数据恢复电路数据恢复模块也如图4-4中所示，由于接收到的信号是ASK调制信号，对于ASK的解调使用的是包络检波解调的方式13。本毕业设计中所使用的是二极管包络检波。二极管峰值包络检波器的原理电路如图4-5所示。图4-5 包络检波原理从图中可以发现，当加在二极管上的正向电压为：vi=Vincost (4-1)假设，vDon=0，则流过二极管的电流：i=gDv, v00, v0 (4-2)电路参数要求：1CCRL1C (4-3)其中C为输入高频信号的载频，为调制信号的频率。理想情况下，RLC低通滤波器的阻抗Z()应满足：ZC0 (4-4)Z()RL (4-5)若vi=Vincost，则工作原理如图4-6所示：图4-6 包络检波波形从电路的各个元件上来看，二极管的作用是取得某一方向的包络，后面的电容C在二极管通路的时候，进行充电，在二极管关断的时候，后面的电阻R对电容进行放电。改变电容电阻的大小值，会对电路有不同的影响。如果C增大，就会充电慢，R一定，放电慢，所以波动小，而使得vo小；若R增大，则充电快，放电慢，C一定，波动小，vo大。二极管包络检波器的失真有两种，一种是惰性失真（对角线切割失真），还有一种是底部切割失真（负峰切割失真）。惰性失真产生的原因是它在调幅波包络下降时，由于时间常数太大，电容C的放电速度跟不上输入电压包络下降的速度。这种非线性失真是由于电容C的惰性太大引起的，所以称为惰性失真，如图4-7所示。图4-7 惰性失真为了避免惰性失真，必须在任何一个高频周期内，使得C通过R的放点速度大于或者等于包络的下降速度。由于调制系数Ma与调制频率越大，包络下降速度越大，不产生惰性失真所要求的RLC值也应越小，作为工程估算，调制系数Ma与调制频率取最大时：RLC1-Ma2Ma (4-6)所以选取合适的RLC值非常关键，电容电阻各个取值根据之前的分析来说对得到的波形的影响也很大。底部切割失真也可以称为负峰切割失真，产生的原因是检波器的直流负载阻抗与交流阻抗不相等，而且调制系数Ma太大引起的。由于本毕业设计中需要的调制系数本身就不能太太，为了次级电路的能量能够持续维持，所以底部切割失真不会在这里产生。4.2.2时钟恢复与数据恢复模块的实现时钟恢复与数据恢复都最终需要使用快速比较器。本毕业设计中使用的是型号为MAX999的器件，该芯片的工作电压范围为2.7V至5.5V，最高工作频率为50MHz，在5V的工作电压下的功耗25mW。所以该芯片的可以在3.3V的工作电压下正常输出3.3V的信号，可以为之后的CPLD模块所使用。快速比较器的工作电路如图4-4中所示，从图中可以看到，快速比较器的功能是进行信号的比较，所以将得到的信号分为两路进入快速比较器的两个输入。一个输入是一组并联的RC，使得信号完全通过；另一个输入是一个低通滤波，作用是将得到的信号高频成分抹去，把交流成分去除，这样的两个信号进入快速比较器之后就可以得到最终需要的波形。图4-8 L2接受波形（CH1）时钟恢复波形（CH2）时钟恢复模块从线圈L2得到信号之后，经过27k的分压电阻，衰减到比较小的信号；进入快速比较器的两个外围输入通路后，最终从快速比较器输出13.56MHz的时钟信号，如图4-8所示。由示波器观察到13.56MHz的时钟信号并不是理想的方波，波形稍微有些抖动。时钟波形的上升沿和下降沿有过冲（overshoot）的现象。但由于在之后应用中，恢复时钟的作用是为后面CPLD模块提供输入进行分频，波形的抖动并不会过多的影响到CPLD的输入值。数据恢复模块使用包络检波器来进行数据的解调，由于之前能量恢复模块中，通过整流电路的波形就是带有数据信号的波形，如图4-3中所示，即二极管D1和D2与后面的电容电阻一起将得到的信号进行稳压，通过改变ASK调制的调制信号的速率，可以发现稳压得到的信号会随着速度越来越快而交流幅度变得越来越不明显，这样就加大了快速比较器得到正确解调信号的难度，造成这现象不仅与包络检波模块有关，还与初级端的调制模块以及Class-E功率放大模块相关，所以选择合适的发送速率，使得发射的信号调制够明显，使得传输的信号能够成功的被解调出来。从电路流程上来说，稳压电路检测到信号包络之后，信号通过一个大电容，将直流分量滤去，信号进入快速比较模块，最终得到解调出来的信号，如图4-9所示。图4-9 (a)数据恢复快速比较器的两个输入 (b) L1发送波形(CH1)数据恢复波形(CH2)4.3 OOK调制模块从3.1.1节中可以知道，OOK调制是特殊的ASK调制，是最简单的一种表达方式，调制信号用0与1这两个电平来表示，将他们与载波相乘，得到的信号相当于将载波关断或者接通，其实际意义就是当调制信号代表“1”时，输出载波，当调制信号代表“0”时，不输出载波。所以要实现该模块只需要使用一个开关管PMG370，如图4-12所示，该型号的nmos管的开关性能比较好，上升时间与下降时间都在10ns以下，而且该管子的寄生电容也比较小，不会造成无法关断的情况。调制信号控制开关管的通断，信号的输出如图3-10(a)所示。第五章 CPLD模块的实现CPLD模块，即Complex Programmable Logic Device，复杂的可编辑逻辑器件。CPLD的前身是PAL和GAL器件，相对这些器件来说，CPLD相对而言规模比较大，而且结构更复杂，属于VLSI（大规模集成电路）范围。CPLD通过软件开发平台，使用硬件描述语言，如VHDL和verilog等来描述数字电路的功能，再通过各个CPLD的供应商所提供的硬件语言转换成可以烧入芯片的描述文件，最后通过下载线或者烧入器将文件载入芯片，实现设计的数字电路。5.1 CPLD简介最早的可编程逻辑器件PLD在20世纪70年代左右被发明，它的出现，使得数字电路能共通过软件来控制硬件电路改变来实现，并且具有很强的灵活性与简洁性。但是由于工艺水平的发展与硬件需求越来越高，PLD的规模比较小的缺陷就显现了出来，所以PLD的适用范围只在实现小规模数字电路。所以在20世纪80年代中期，CPLD就推出了，相对与PLD来说复杂度更高，可以实现的数字电路功能更强大，适用范围也更大。目前在汽车控制方面CPLD的使用非常广泛，而且有供应商专门为汽车设计专门的CPLD。CPLD的优点在于方便编辑，规模相对比较大，适用范围广，成本低廉。现在常用的可编程逻辑器件除了CPLD还有FPGA。它们之间的结构特点与工作原理有所不同。FPGA是以查表的结构方式构成逻辑行为的器件，而CPLD是以乘积项结构方式构成的逻辑行为器件。它们的区别有很多：CPLD更合适完成各种算法和组合逻辑，FPGA更适合完成时序逻辑。换句话说，FPGA更适合触发器丰富的结构，而CPLD更适合触发器有限乘积项丰富的结构；CPLD的连续式布线结构决定了它的时需延迟是均匀的和可预知的，而FPGA的分段式布线结构决定了其延迟的不可预知性；在编程上FPGA比CPLD具有更大的灵活性。CPLD通过修改具有固定内连电路的逻辑功能来完成编程，FPGA主要通过改变内部连线的布线来编程，FPGA可在逻辑门下编程，而CPLD是在逻辑块下编程；FPGA的集成度比CPLD高，基友更复杂的布线结构和逻辑实现；CPLD比FPGA使用起来更方便，CPLD的编程采用E2PROM或者FASTFLASH技术，无需外部储存器芯片，使用简单，而FPGA的编程信息需存放在外部存储器上，使用方法复杂；CPLD的速度比FPGA快，并且具有较大的时间可预知性，这是由于FPGA是门级编程，并且CLB之间采用分布式互联，而CPLD是逻辑块级编程，并且其逻辑块之间的互联是集总式的；在编辑方式上，CPLD主要是基于E2PROM或者FLASH存储器编程，编程次数可达1万次，优点是系统断电时编程信息也不丢失，CPLD又可分为在编程器上编程和在系统编程两类，FPGA大部分是基于SRAM编程，编程信息在系统断电时丢失，每次上电时，需从器件外部将编程数据重新写入SRAM中，其优点是可以编程任意次数，可在工作中快速编程，从而实现板级和系统级的动态配置；CPLD保密性好，FPGA保密性差；一般情况下，CPLD的功耗要比FPGA大，而且集成度越高越明显。CPLD的使用过程比较简单。由于每个供应商提供的芯片所需要的软件平台与烧入方式都有不同，所以选取好芯片之后，使用正确的软件进行设计烧入是十分关键的。但是每款芯片的烧入流程都是一样的。首先，使用软件平台用硬件语言搭建需要实现的数字电路，并且进行仿真，调试代码；第