《数字逻辑》第3章门电路.ppt

数字逻辑 北航计算机学院北航计算机学院 艾明晶艾明晶 牛建伟牛建伟 2 第3章 门电路 本章补充常用半导体器件基础知识；介绍晶体二极管、三 极管的稳态开关特性；分立元件门；TTL与非门，OC门，三态 门；MOS管，MOS门等内容。介绍门电路的电路结构、工作原理 及逻辑功能，以及基于Verilog HDL的门电路设计。 3.1 概述 3.2 常用半导体器件（补充） 3.3 晶体二极管和三极管的开关特性 3.4 分立元件门 3.5 数字集成电路的主要性能参数（补充） 3.6 TTL集成门 3.7 MOS集成门 3.8 基于Verilog HDL的门电路设计 共7学时 3 本 章 重 点 晶体管的稳态开关特性； 门电路的逻辑功能； 数字集成电路的主要性能参数及其含义； 基于Verilog HDL设计门电路的方法。 4 3.1 概述 “门电路”是能实现某种逻辑关系的电路，它是数 字电路的基本逻辑单元电路。基本的逻辑门有与 门、或门、非门，复合逻辑门有与非门、或非门 、与或非门、异或门等。 逻辑门主要分为两类 w分立元件门：由电阻、二极管、三极管等分 立元件构成； w集成门：把构成门电路的基本元件制作在一 小片半导体芯片上。 集成反相器、缓冲器，集成与门、与非门，集成 或门、或非门，集成异或门，集成三态门 5 集成电路与数字集成电路 集成电路（Integrated Circuit，IC）：把若干个有源 器件和无源器件及其连线，按照一定的功能要求，制作 在一块半导体基片上，这样的电路称为集成电路。 w集成电路相比分立元件电路的优点 体积小、耗电省、重量轻、可靠性高 数字电路：对数字信号进行算术运算和逻辑运算的电路 数字集成电路：在一块半导体基片上，把众多的数字电 路基本单元制作在一起形成的数字电路。 6 数字集成电路的分类 w早期的划分方法单位芯片面积上集成门电路的个数 （1）小规模ICSSI（Small Scale Integration）， 含1 10门 （2）中规模ICMSI（Medium Scale Integration）， 含10 100门 （3）大规模ICLSI（Large Scale Integration）， 含100 1000门 （4）超大规模ICVLSI（Very Large Scale Integration）， 含1000门以上 1、按集成度分类 这种划分方 法现在已过 时！ 7 2、按制造工艺分类 （1）双极型IC：晶体三极管中两种载流子（空穴和自由电子）参与导 电 w基本开关元件：晶体三极管 w常见双极型IC：TTL（Transister- Transister Logic，晶体管-晶体管逻 辑） 、ECL（Emitter Coupled Logic，发射极耦合逻辑）、 HTL（ High Threshold Logic，高阈值逻辑）、I2L （Integrated Injection Logic，集成注入逻辑）集成电路 w特点：速度快，但集成度较单极型IC低 （2）单极型IC: MOS晶体管中只有一种载流子（空穴或自由电子）参 与导电 w基本开关元件：MOS晶体管 w常见单极型IC：PMOS、NMOS、CMOS（Complementary Symmetry Metal Oxide Semiconductor，互补对称金属氧化物半导体）集成电路 w特点：功耗低，集成度高，但速度较双极型IC低 8 我们为什么要学习门电路？ 门电路是组合逻辑电路、触发器、时序逻辑电路、程序逻辑 电路的理论基础 要学好后面的电路，必须先了解门电路的电路结构、工作原 理及逻辑功能 w组合逻辑电路是由各种逻辑门以一定的方式组合在一起构成的数字典 路。 w触发器是由多个逻辑门（大多是与非门）交叉耦合构成的。 w时序逻辑电路是由组合逻辑电路和触发器构成的。 w程序逻辑电路主要由控制电路（计数器、寄存器等，译码器、运算器 等）和存储器（地址译码器、存储矩阵和输出控制电路）构成。 9 门电路与后续电路的关系示意图 组合逻辑电路逻辑门组合 触发器逻辑门交叉耦合 时序逻辑电路 组合逻辑电路 触发器 逻辑门组合 逻辑门交叉耦合 程序逻辑电路 控制电路 存储器 计数器、寄存器等 译码器、运算器等 地址译码器 存储矩阵 输出控制电路 若干存储单元（三极管 或MOS管）构成 三态缓冲器 10 3.2 常用半导体器件（补充） 3.2.1 半导体基础知识 3.2.2 PN结 3.2.3 半导体二极管 3.2.4 半导体三极管 内容概要内容概要 11 3.2.1 半导体基础知识 导电能力介于导体和绝缘体之间的物体称为半导体。 如：硅（Si）、锗（Ge）、硒（Se）以及大多数金属氧 化物和硫化物。 半导体特性 1. 热敏特性：温度导电能力可做成各种热敏元件 2. 光敏特性：受光照导电能力可做成各种光电器件 3. 纯净的半导体掺入微量杂质导电能力（几十万几百万 倍）可制做半导体器件。如半导体二极管、三极管、场效 应管及晶闸管等。 12 半导体的共价键结构 原子由具有正电荷的原子核和 带负电荷的电子组成。 电子按一定规律分布在核外的 不同壳层上，最外壳层上的电 子称为价电子。硅和锗都有4个 价电子，都是四价元素。 两个相邻的原子之间都有一对 电子，任何一个电子，部分时 间绕自身原子核运动，另部分 时间出现在相邻原子的轨道上 ，电子不再固定属于某一个原 子，而是为两个原子所共有 原子间的电子共有化结构称 为共价键。 半导体的共价键结构 硅原子 价电子 +4+4+4 +4 +4+4 +4+4+4 共价键有很强的结合力，单晶 中的价电子不是自由电子，仍 是束缚电子，不能参与导电； 但在一定温度下，少数电子有 可能挣脱束缚成为自由电子。 13 几个基本概念 热激发，产生电子-空穴对 w由于热运动的能量使共价键破坏，晶体中产生了能运载电荷的粒子即电子 和空穴，这种物理现象称为热激发。 w无电场作用时，电子和空穴的运动都是随机的、不规则的，不形成电流。 w外电场作用下，电子逆电场方向运动，空穴沿电场方向运动，形成电流。 载流子能运载电荷的粒子 w自由电子由于热运动，少数价电子获得足够的能量挣脱共价键的束缚 成为自由电子。带负电 w空穴某价电子挣脱共价键的束缚成为自由电子，在相应共价键位置上 少了一个电子而留下一个空位置，称为空穴。带正电，也像自由电子一样 ，能在晶体中自由运动。 载流子的产生与复合 w热激发同时，还有载流子的复合过程：电子会与空穴相遇，电子与空穴一 起消失。在一定温度下，载流子的产生与复合达到动态平衡，晶体中的电 子-空穴对维持在一定的数目。 14 常温下自由电子和空穴的产生与复合 +4 +4 +4 +4 +4 +4 +4+4+4 自由电子 空 穴 复合 成对出现 成对消失 自由电子 和空穴称 为载流子 15 半导体的分类 半导体分为2类 w本征半导体指不含有杂质的、完全纯净的半导体。靠热激发的 载流子数目有限，导电能力差。 w杂质半导体：通过扩散工艺，在本征半导体中掺入微量特定元 素而形成杂质半导体。载流子数目剧增，导电能力强。 P（Positive）型半导体在纯净的硅或锗晶体中掺入微量的三 价元素（如硼或铟），导电以空穴为主 N（Negtive）型半导体在纯净的硅或锗晶体中掺入微量五价 元素（如磷或砷），导电以自由电子为主 在外电场作用下，电子和空穴均能参与导电。 这是半导体导电与导体导电最本质的区别。 半导体中占多数的载流子称为多子；占少数的载流子称为 少子。 16 杂质半导体 N型半导体结构示意图 少数载流子 多数载流子 正离子 在N型半导体中，自由电子是多 数载流子，空穴是少数载流子。 17 杂质半导体 P型半导体结构示意图 少数载流子 负离子 多数载流子 在P型半导体中，空穴是多数载流子 ，自由电子是少数载流子。 18 半导体中载流子的两种运动方式 2、扩散运动 w即使没有电场，由于载流子的浓度分布不均匀，也会发生载 流子的定向运动从浓度高的区域向浓度低的区域扩散， 扩散运动形成的电流称为扩散电流，它正比于载流子的浓度 梯度。 1、漂移运动 w载流子在电场中的定向运动称为漂移，由漂移形成的电流称 为漂移电流。 w半导体中电子逆电场方向定向运动，空穴沿电场方向定向运 动，形成半导体总的漂移电流。 半导体中的电流为漂移电流和 扩散电流之和。 19 3.2.2 PN结 P 区N 区 N区的电子向P区扩散并与空穴复合 P区的空穴向N区扩散并与电子复合 空间电荷区（ PN结） 内电场方向 少子漂移 多子扩散运动方向 （1） PN结的形成（漂移、扩散 ）将P型半导体和N型半导体制作在一起，由于浓度差的原因， P型半 导体的空穴扩散进入N区，与N区的电子复合； N型半导体的电子扩 散进入P区，与P区空穴复合，则在交界面处形成一个PN结。 20 （2）PN结的正向偏置与反向偏置 在PN结两端施以外电压，称为给PN结以偏置。 w若外部电压的正极接P区（即PN结内电场的负极），负极接N区（ 即PN结内电场的正极），则称为正向偏置（正偏置）；反之为反向 偏置（反偏置）。 PN结最重要的特性：在正偏置和反 偏置时表现出完全不同的电流属性 。 未加偏置时，PN结是平衡的，多子的扩散电流与少子的漂 移电流平衡（大小相等、方向相反 ），PN结内无宏观电流 。 如需PN结产生宏观电流，必须设法破坏其扩散与漂移间的 平衡。 PN E 内电场方向 正向偏置 21 PN结的单向导电性 1. PN结正向偏置时，外电场与内电场方向相反，空间电荷区变 窄，有利于多子的扩散。多子的扩散运动超过内电场作用下的 少子的漂移运动，在PN结内形成了以扩散电流为主的正向的 宏观电流IF；该正向电流较大，PN结处于导通状态； 2. PN结反向偏置时，外电场与内电场方向一致，使空间电荷区 变宽，多子的扩散运动受阻，少子的漂移运动超过多子的扩散 运动，在PN结内形成了以漂移电流为主的反向电流IR 。该反向 电流很小，约等于0， PN结截止。 PN E 多子扩散方向 正向偏置 IF 外电场方向 PN E少子漂移方向 外电场方向 反向偏置 IR 22 3.2.3 半导体二极管 半导体二极管（晶体二极管）是在PN结两侧的中性区上各引出 一个欧姆接触的金属电极构成的。 二极管按结构分为点接触型、面接触型和平面型二极管。 按材料划分为硅管和锗管。 正极引线 触丝 N型锗 支架 外壳 负极引线 PN结 点接触型二极管的结构 + - D 产品外形 二极管符号 23 二极管的伏安特性 600 400 200 0.1 0.2 0 0.4 0.8 50100 ID / mA UD / V 硅管的伏安特性 反向特性 死区 IS 正向特性 击穿 电压 UBR U D/ V ID / mA 0.40.8 40 80 2 4 6 0.1 0.2 锗管的伏安特性 反向特性 0 正向特性 开启电压 Uon iD=f（uD） iD + uD D 描述了二极管的外特 性，即管子电流与电 压的关系。 二极管对正偏置和反 偏置具有截然不同的 特性。 24 二极管的伏安特性（续） w死区电压（开启电压） Uon Si 管：0.5V左右 Ge管：0.1V左右 w导通电压 Si 管：0.6V0.8V Ge管：0.2V0.3V 二极管的伏安特性受温度的影响。如当环境温度升高 时，二极管的正向特性曲线左移，反向特性曲线下移。 w二极管方程 iD=Is(e 1 ) uD /UT IS：反向饱饱和电电流。 UT：温度的电压当量。常温下，即 T=300K（270C）时，UT=26mV。 注意注意 在正向段：当uDUT时，iD=Ise uD /UT 在反向段：当| uD | UT时，iD IS 25 3.2.4 半导体三极管 半导体三极管又称晶体（三极）管。由两层N型半导体 中间夹一层P型半导体（NPN型）或两层P型半导体中 间夹一层N型半导体（PNP型）组成。 按结构划分 NPN型 按材料划分 硅管 按功率划分 大功率管 按频率划分 高频管 按用途划分 放大管 PNP型 锗管 小功率管 低频管 开关管 1、半导体三极管的分类 常用三极管的外形图 26 N N P NPN型三极管 集电区 集电结 基区 发射结 发射区 集电极C 基极B 发射极E 符号 E C B T w结构 有3个电极， 3个区，两个背向的PN结 发射极箭头的 方向表示发射 结正偏时的电 流方向 Ic Ib Ie 27 PNP型三极管 集电区 集电结 基区 发射结 发射区 集电极C 发射极E 基极B N NP P N C B E T w结构 w 符号 E C B T Ic Ib Ie 28 2、三极管的3种接法 （1） 共发射极接法 （2）共集电极接法 （3）共基极接法 ui uo ui uo uiuo w不同的接法具有不同的电路特性，但管子的工 作原理都是相同的。 w为使晶体管正常地放大工作，必须给它以正确 的偏置，即发射结正偏，集电结反偏。 29 3、三极管的电流放大（控制）作用 电流放大的概念 w以NPN管共发射极接法为例。 输出 回路 输入 回路 VCC RC IC UCE C E B UBE 公共端 VBB RB IB IE T VCCVBB w调节RB，观察IB、IC及IE 的变化。 结论 （1）IC、IE比IB大得多。 （2） ， 称为电流放大倍数 IB很小的变化可引起IC很大的变化， 即IC受IB控制三极管 的电流控制作用。 30 三极管内载流子的运动 1 发射区向基区 注入电子 IE IB 2 电子在基区 扩散与复合 3 集电区收集电子 电子流向电源正极形成 IC IC N P N 电源负极向发射 区补充电子形成 发射极电流IE VBB正极拉走电 子，补充被复 合的空穴，形 成 IB VCC RC VBB RB ICBO 了解即可！ 发射区 基区 集电区 集电结反偏，少 子的漂移运动得 到加速，形成反 向饱和电流 31 三极管内载流子的运动（续） 晶体管内载流子的运动可概括为：注入-扩散-收集。 1 发射区向基区注入电子由于发射结正偏，发射区的多子（电子 ）向基区扩散，基区的多子（空穴）向发射区扩散。由于发射区掺 杂浓度很高，所以基区的空穴流与发射区的电子流相比可忽略不计 ，形成的扩散电流以发射区的电子流为主。 2 电子在基区扩散与复合在扩散过程中，电子不断与基区中的多 子空穴复合而消失。由于基区很薄，电子复合的机会不多，仅很少 一部分被复合，绝大多数电子扩散到集电结的边缘。 3 集电区收集电子由于集电结反偏，其电场将阻止集电区和基区 中多子的扩散运动，但各自的少子的漂移运动却得到加速，扩散到 达集电结边缘的电子，受集电结电场的吸引而为集电区收集。 由于集电结反偏，基区的电子及集电区的空穴的漂 移运动得到加速，形成反向饱和电流ICBO。 32 三极管电流控制作用的外部条件 三极管具有电流控制作用的外部条件 : （1）发射结正向偏置； （2）集电结反向偏置。 wNPN型三极管应满足: UBE 0 UBC VB VE wPNP型三极管应满足: UEB 0 UCB 0时，ID以指数规律上升，但UD0 ，VBC0，发射结正偏，由于PN结的钳位作用， VBE =0.7V； 若IB较小，接在VCC 上的集电极，使VCE 0，则VBC= VBE - VCE 0， VBC=VBE-VCE0 w发射结正偏，随着Vi（正电压）， IB ， IC ，VO（VCE），当 VCE下降到0.7V时， VBC=VBE-VCE 0，集电结由反偏变为0偏。 若IB 继续，VBC0 ，集电结变为正偏，尽管IB 增加，但IC 基本 不变， T进入饱和区。 IC=ICS =(VCC-VCES)/RC ， VO=VCES=0.3V 41 晶体三极管的稳态开关特性（3/4） w集电结为0偏（ VCE=0.7V）时，称三极管处于临界饱和状态， 满足IBS=ICS /=(VCC-VCES)/RC，IBS称为饱和基极电流 实际计算时一般取集射极间的饱和电压VCES=0.3V w若IBIBS=(VCC-VCES)/RC，则三极管工作在饱和区 此时IC=ICS =(VCC-VCES)/RC ， VO=VCES=0.3V w若IB0 VBC0 IBIBS=(VCC-VCES)/ RC IC=ICS =(VCC- VCES)/RC VO=VCES =0.3V B C E BC E + VBE - + VCES - 0.7V0.3V BC E + VBE - IC= IB 0.7V 43 三极管的共射输出特性曲线 IB = 常数 IC = f (VCE ) 放 大 区 截止区 饱和区 IC / mA VCE /V 0 IB= 0 A 20A 40 A 60 A 80 A 饱和区:不同的IB所对应的IC几 乎一样，IC不受IB的控制。 截止区: IC很小，管子如 同开路一样。 放大区: IC基本与VCE无 关，仅受IB的控制，管 子处于放大工作状态。 44 晶体三极管三个工作区的特点 放大区放大区: : 截止区截止区: : 饱和区饱和区: : 发射结正偏,集电结反偏 有电流放大作用, IC=IB 输出曲线具有恒流特性 发射结、集电结处于反偏 失去电流放大作用, IC0 晶体管C、E之间相当于开路 发射结、集电结处于正偏 失去电流放大作用，IC=ICS，不变 晶体管C、E之间相当于短路 C E B + - - + C E B + - - + C E B+ - - + 记住！ 45 3.4 分立元件门 3.4.1 二极管与门 3.4.2 二极管或门 3.4.3 三极管非门 3.4.4 复合逻辑门 3.4.5 正逻辑和负逻辑 内容概要内容概要 46 问题的提出 由电阻、二极管、三极管等分立元件构成的逻辑门称为分立 元件门。 分立元件门体积大、功耗高、可靠性差，现在很少使用。 分立元件门已 经过时，为什 么要学呢？ 通过学习本节，使我们了解逻辑门电路的工作原理 w 集成电路中的半导体器件如何实现开关特性？基于开关 特性，逻辑门如何实现逻辑功能？ w 逻辑1和0，在实际电路中是如何表达的？ 47 3.4.1 二极管与门 1、电路结构和逻辑符号 2、工作原理 实现逻辑与运算的电路称为与门。 R Y VCC +5V A B D1 D2 0.3V 3.0V 门类型关键字 ( )； 88 关于OC门与三态门的说明 w 由于上拉电阻的使用而限制了OC门的工作速度， OC门在现代数字系统设计中已经极少用到，它只 在低速接口电路中有一定的实用价值。 w OC门和三态门都允许输出端直接并接在一起， OC 门主要实现“线与”或“线或” ，三态门主要实现多路 信号在总线上的分时传送。 w 但三态门在使用时不需要另接上拉电阻，所以更经 济、方便，更高速。在现代数字系统设计中，三态 门已完全取代了OC门。 89 3.6.5 TTL集成电路多余输入端的处理 与门、与非门 w将多余输入端接正电源或逻辑高电平； w或将多余输入端与有用输入端并接； w尽管输入端悬空等效于接逻辑高电平，但易引入 干扰，建议不要悬空！ 或门、或非门 将多余输入端直接接地。 多余的输入端最好不要悬空！ 以免引入干扰。 90 3.6.6 TTL集成电路的系列产品 74AS（先进肖特基）、74ALS （先进低功耗肖特基） 系列是为进一步缩短传输延迟时间而设计的改进系列。 54系列：军用，工作温度-55C 125C 74系列：商用，工作温度0C 70C 系 列 延迟功耗乘积(微 微焦耳) 传输延迟/ns功耗/mW 中速TTL(74) 1001010 高速TTL(74H) 132622 肖特基（Schottky）(甚 高速)TTL(74S) 57319 低功耗肖特基TTL (74LS) 199.52 91 74系列芯片 功 能型 号 反相器 LS04，LS05，LS06 驱动器LS06，LS07，LS125，LS240 ，LS241， LS243，LS244，LS245 与门LS08， LS09， LS11，LS21 与非门LS00，LS01，LS03，LS10，LS20，LS22， LS30，LS37，LS38，LS39，LS40 或门LS32 或非门LS02，LS260，LS27 与或非门LS51，LS54 ，LS55，LS64 ，LS65 异或门LS86，LS136 比较器 LS85，LS460 译码器 LS138，LS139 寄存器LS74， LS175， LS373 92 3.7 MOS集成门 3.7.1 MOS管 3.7.2 MOS反相器 3.7.3 MOS门 3.7.4 CMOS门的外部特性 内容概要内容概要 93 本节思路 NMOS管 PMOS管 MOS管 MOS反相器 电阻负载反相器 MOS管负载反相器 CMOS反相器 MOS门 NMOS门 PMOS门 CMOS门 CMOS传输门 CMOS三态门 94 3.7.1 MOS管 分为NMOS管和PMOS管两种类型 （1）NMOS管 在P型半导体衬底上制作两个高掺杂 浓度的N型区，形成源极和漏极。 N+N+ P衬底B DSG SiO2 VDS VGS - + - + N沟道 ID D S B G 增强型 NMOS管 D S B G 耗尽型 NMOS管 G D S NMOS管 简化符号 1、MOS管的结构与符号 MOS集成电路由MOS管作为基本开关元件构成 属于单极型集成电路 MOS （Metal Oxide Semiconductor Field Effect Transistor，金属氧化物 半导体场效应管）管中只有一种载流子（自由电子或空穴）参与导电 。 源极 栅极（金属 ） 漏极 氧化 物 半导体 wNMOS管有增强型和耗尽型 两种类型。 95 NMOS管工作原理 N+N+ P衬底B DSG SiO2 VDS VGS - + - + N沟道 ID w对于增强型NMOS管，如果VGS=0 ，则两个N区和P型底 衬形成两个背向的PN结，无论VDS为正或负，总有一只 PN结反偏，NMOS管都不能导通，ID=0 。 DS D1D2 w当VGSVGS(TH)（开启电压，13V），自由电子在正电场 的吸引下，聚集在栅极下的衬底表面，形成N型沟道， 把两个N区沟通，在VDS作用下， NMOS管导通，形成 漏极电流ID。 w随着VGS升高，导电沟道的截面积将增大， ID增加 可以通过改变VGS控制ID的大小。 96 PMOS管 （2）PMOS管 wPMOS管是在N型半导体衬底上制作两个高掺杂浓度的P 型区，形成源极和漏极。 wPMOS管也有增强型和耗尽型两种类型。 P+P+ N衬底B DSG SiO2 VDS VGS + - + - P沟道 ID D S B G 增强型 PMOS管 D S B G 耗尽型 PMOS管 PMOS管 简化符号 G D S w对于增强型PMOS管，当VGS=0时，则两个P区和N型衬底形成两个背 向的PN结，无论VDS为正或负，PMOS管都不能导通，ID=0 。 w当VGSVGSVGS（TH） 特点：沟道夹断，VDS ID基本不变 非饱和区与饱和区的分界： VDS=VGS-VGS（TH） N+N+ DSG VDS VGS - + - + ID +5V+5V N+N+ DSG VDS VGS - + - + ID +5V+3V N+N+ DSG VDS VGS - + - + ID +5V+4V 增强型NMOS管基本开 关电路 ID 假定VGS(TH)=2V ， VGS=5V 98 3.7.2 MOS反相器 1、电阻负载反相器 w当输入为低电平，即Vi=ViL=0V时，MOS管工 作在截止区， ID=0， VoVDD； w当输入为高电平，即Vi=ViH=10V时，MOS管工 作在非饱和区， ID0， Vo0V。 MOS反相器也称为非门。 在MOS集成电路中，各种逻辑门基本都由反相器组合构成。 w 电路的输出电平与输入电平相反反相器。 Vi Vo VDD 10V RD G S D ID 99 MOS管负载反相器 Vi Vo VDD 10V G1 S1 D1 G2 S2 D2 T1（驱动管） T2（负载管） 2、MOS管负载反相器 w制作MOS晶体管比制作电阻容易，MOS反相器都采用MOS管 代替电阻作为负载。 w负载管T2总是处于导通状态，相当于负载电阻。 w当输入为低电平，即Vi=ViL时，T1截止，T2始终导通，驱动管T1的漏极特 性曲线与负载管T2的转移特性曲线交于A点，输出为高电平，VoVDD- VGS(TH)； A B ID VDS/V 0 VDD/RD VDD VGS=3.0V VGS=10V VDD-VGS(TH) w当输入为高电平，即Vi=ViH时，T1导通，T2始终导通， T1的漏极特 性曲线与T2的转移特性曲线交于B点，输出为低电平， Vo0V。 NMOS反相器 100 CMOS反相器 w在制作NMOS反相器时，需要综合考虑负载管导通电阻的大小 若负载管导通电阻小，则流过的电流大，当驱动管导通时， 电路的功耗大； 若负载管导通电阻大，则流过的电流小，当驱动管截止时， 电路提供的拉电流负载小，驱动能力弱。 wCMOS反相器能较好地解决此问题。 T1(NMOS)0V 10V VDD D2 VO Vi T2(PMOS) G1 G2 S1 D1 S2 10V VSS 互补MOS 3、CMOS反相器 （1）电路结构 驱动管T1NMOS 负载管T2PMOS wCMOS是由两种不同类型的MOS管形成的电路结构， 称为互补MOS（Complementary Symmetry MOS） 101 CMOS反相器工作原理及特点 T1(NMOS) 0V 10V VDD D2 VO Vi T2(PMOS) G1 G2 S1 D1 S2 10V VSS （2）工作原理 w当Vi=ViL=0V时，VGS1 VGS(TH)， T1 导通， VGS2 =0V ，T2截止，输出 Vo=VoL=0V。 （3）与MOS管负载反相器的比较 wMOS管负载反相器中，负载管T2总是处于导通状态，使得负载管导 通电阻的大小会影响到电路的功耗和驱动能力。 wCMOS反相器中，两只晶体管总有一只处于截止状态，使得驱动管 和负载管的导通电阻都可以做得很小使电路驱动负载能力增强 ，同时也使静态功耗极低。 102 3.7.3 MOS门 常用的MOS门有NMOS门、PMOS门和CMOS门 A B VDD +10V Y 1 1 1 0 0 0 0 1 1 0 1 1 YA B 真值表 Y=AB与非门 1、NMOS门 w当A、B中任一个（或两个）为低电平时，至少一只驱 动管截止，串联支路不导通，输出YVDD，为高电平 。 w只有当A、B均为高电平时，两只驱动管均导通，串联 支路才导通，输出Y0，为低电平。 NMOS与非门 0V 10V 驱动管 负载管 NMOS门使 用正电源! 103 NMOS或非门 B VDD +10V Y A 1 0 0 0 0 0 0 1 1 0 1 1 YA B 真值表 Y=A+B或非门 w当A、B中任一个（或两个）为高电平时，并联支路中 至少有一只驱动管导通，输出Y0，为低电平； w只有当A、B均为低电平时，两只驱动管均截止，输出 Y VDD ，为高电平。 NMOS或非门 0V 10V 104 2、PMOS门 B -VDD -10V Y A 真值表 1 1 1 0 0 0 0 1 1 0 1 1 YA B Y=AB与非门 2、PMOS门 PMOS与非门 w以正逻辑关系分析其工作原理 当A、B中任一个（或两个）为低电平-VDD时，至少一只驱动 管导通，输出Y0V，为高电平； 只有当A、B均为高电平0V时，两只驱动管均截止，输出Y - VDD ，为低电平。 -10V 0V 驱动管 负载管 PMOS门使 用负电源! 105 PMOS或非门 A B -VDD -10V Y 真值表 1 0 0 0 0 0 0 1 1 0 1 1 FA B Y=A+B或非门 PMOS或非门 w以正逻辑关系分析其工作原理 当A、B中任一个（或两个）为高电平0V时，至少一只驱 动管截止，输出Y -VDD ，为低电平； 只有当A、B均为低电平-VDD时，两只驱动管均导通，串 联支路才导通，输出Y0V，为高电平。 -10V 0V 驱动管 负载管 106 3、CMOS门 A B VDD +10V Y 真值表 1 1 1 0 0 0 0 1 1 0 1 1 YA B Y=AB与非门 3、CMOS门 CMOS与非门 增强型 PMOS管 增强型 NMOS管 wCMOS与非门是把两个CMOS反相器的负载管并联、驱动管串联后得到。 w当A、B中任一个（或两个）为低电平时，串联支路中至少一只驱动管截 止，并联支路中至少一只负载管导通，输出Y VDD ，为高电平； w只有A、B均为高电平时，串联支路中两只驱动管才全部导通，并联支路 中两只负载管才全部截止，输出Y 0V ，为低电平。 0V 10V CMOS门使 用正电源! 107 CMOS或非门 B VDD +10V Y A 真值表 1 0 0 0 0 0 0 1 1 0 1 1 YA B Y=A+B 或非门 CMOS或非门 w CMOS或非门是把两个CMOS反相器的负载管串联、驱动管并联后得到。 w当A、B中任一个（或两个）为高电平时，并联支路中至少一只驱动管导通 ，串联支路中至少一只负载管截止（则串联支路截止），输出Y 0V，为 低电平； w只有A、B均为低电平时，并联支路中两只驱动管才全部截止，串联支路中 两只负载管才全部导通，输出Y VDD，为高电平。 0V 10V 108 CMOS传输门（模拟开关） （1）电路结构与符号 T1 NMOS管 T2 PMOS管 CMOS C C Vi/VOVO/Vi TG 4、CMOS传输门（模拟开关） C C T1 T2 Vi/VOVO/Vi VDD +10V VSS S D （2）工作原理 w当C=0（0V）时（C=10V)， T1和T2不 满足VGS1 VGS(TH)和VGS2 VGS(TH)，导通， VO=Vi Vi=310V时，VGS2=/C-Vi=0-Vi=-3-10V ，T2满足VGS2 VTH， T1导通， T2截止，输出Vo=VoL 0V； wbc段：转折区， T1和T2同时导通， Vi =1/2VDD时，Vo 1/2VDD 112 2、输入保护电路与输入特性 1）正常输入电压范围内 （Vi=0VVDD）： Ri 1012 Ii 0电压控制器件 2） Vi VDD时，特性曲 线由D1和D2的伏安特性 决定 3） Vi VDD时，D1、D2导通， 使P点电位钳位在VDD+0.7V Vi 5020203.0255-12扇出系数(No) 强较强较强弱弱中抗干扰能力 40300300-40015-201-510-40传输延迟(ns) 0.001-0.10.2-101.0-100.05- 0.01 50- 100 12-22每门功耗(mw) CMOSPMOSNMOSI2LECLTTL 单极型门电路双极型门电路 分类 参数 117 各种集成门电路性能比较结论 wECL、CMOS和TTL是三种比较常用的集成电路，它 们各有特色。 ECL速度最快，CMOS功耗最低、抗干 扰能力最强、带载能力最强；TTL界于二者之间，功 耗较低，速度较快、抗干扰能力较强。 w与TTL门电路相比，传统的CMOS门电路特点是集成 度高、功耗低，但工作速度较慢、抗静电能力差。不 过目前新型的CMOS门电路工作速度已经有了很大提 高、抗静电能力也大为改善，基本能够与TTL门电路 相媲美了。 w因此CMOS门电路获得了更为广泛的应用，尤其在大 规模集成电路和微处理器中已占据了重要地位。 118 3.8 基于Verilog HDL的门电路设计 3.8.1 用assign语句建模方法实现门电路的描述 3.8.2 用门级元件例化建模方法描述门电路 内容概要内容概要 119 3.8.1 用assign语句建模方法实现门电路的描述 随着EDA技术术的出现现，采用中、小规规模集成电电路以“搭积积木”模式设设 计计数字电电路和系统统的方法已逐步被淘汰 取而代之的是以EDA软软件为为平台，以HDL语语言为为工具进进行设计设计 ，最 后把电电路下载载到PLD中 门电门电 路也可以采用HDL语语言来描述 module ct7400_1(a1,a2,a3,a4,b1,b2,b3,b4,y1,y2,y3,y4); inputa1,a2,a3,a4,b1,b2,b3,b4; outputy1,y2,y3,y4; assigny1=!(a1 assigny2=!(a2 assigny3=!(a3 assigny4=!(a4 endmodule 【例】采用assign语语句设计设计 二输输入端4与非门门CT7400。 assign语语句适于对对门电门电 路和组组合逻辑逻辑 电电路的描述。 120 3.8.2 用门级元件例化建模方法描述门电路 门级元件例化建模方法即直接调用Verilog HDL提供的门 原语进行逻辑的结构描述。 门级元件例化描述语句的格式： 门类型关键字 ( )； 门类型的关键字有26个，常用的有9个： not，and，nand，or，nor，xor，xnor，buf（缓冲器） ，bufif1，bufif0，notif1，notif0（各种三态门） 121 notif0 notif1(f,a,en) 门级元件例化建模方法举例 【例】用门级门级 元件例化建模方法设计设计 二输输入端4与非门门CT7400。 module ct7400(a1,a2,a3,a4,b1,b2,b3,b4,y1,y2,y3,y4); inputa1,a2,a3,a4,b1,b2,b3,b4; outputy1,y2,y3,y4; nandu1(y1,a1,b1); nandu2(y2,a2,b2); nandu3(y3,a3,b3); nandu4(y4,a4,b4); endmodule 122 本章小结 1、门电路的基本概念 门电路是数字电路和数字系统的“构造块”（基本逻辑 单元），是一种“判决”电路。根据输入电平的组合情 况，门电路产生可预测的输出电平。 逻辑门主要分为两类：分立元件门，集成门 构成门电路的基本元件是晶体二极管、三极管和MOS 管，它们都具有开关特性，在数字电路中，主要作为 开关元件。 数字集成电路：在一块半导体基片上，把众多的数字 电路基本单元制作在一起形成的数字电路。 数字集成电路按制造工艺分为双极型集成电路和单极 型集成电路两大类 123 2、常用半导体器件 半导体分为2类：本征半导体，杂质半导体 w杂质半导体有2种：N型半导体，P型半导体 在无电场作用时，电子和空穴的运动都是随机的、不规则的，不形 成电流；在外电场作用下，电子和空穴均能参与导电。 半导体中载流子的两种运动方式 w漂移运动：载流子在电场中的定向运动 w扩散运动：由于载流子的浓度分布不均匀，载流子从浓度高的 区域向浓度低的区域