计算机组成原理复习题.doc

复习题1 填空题1.若二进制数X=10100. Y=10100.则在8位字长的补码定点整数的表示中，x补_,y补=_而在补码定点小数表示中。若x=0.11010,y=0.11010,则x补_.y补_。2 8位（包含1位符号位）的定点数，若用补码表示，1的补码在定点小数和定点整数的表示分别为_和_。3广泛采用的奇偶效验码，只能检测出_数个数位的出错，而无法测出_数个数位的出错。4在进行浮点加/减法运算时。使两个浮点数的阶码取得一致的过程称为_，这一过程通常包括_和将小阶对应的尾数_。5 在浮点加/减法运算中，当运算结果的尾数绝对值1时，需要对结果进行_,其操作是_。6Cpu能直接访问_和 _，但不能直接访问_。7双端口存储器和多体交叉存储器属于_存储的结构，前者采用_并行技术，后者采用_并行技术。8. 相联存储器不按地址而是按_访问的存储器。9 Cache与主存的地址映射_,_,_有三种方式。10. 虚拟存储器指的是_层次，它给用户提供了一个比实际_空间大得多的_空间。11.在计算机中.下列部件都能存储信息,1. 主存2. cpu内的通用寄存器 3, cache 4. 磁带 5. 磁盘。按cpu存取速度排列，由快到慢依次为_。12.半导体SRAM靠_存储信息，半导体DRAM靠_存储信息。13. 某4模块交叉存储器，每个模块容量为128*64位，存储周期为200ns，则数据总线宽度为_位，总线传送周期的最大值为_ns，若总线传送周期取该最大值，则cpu连续读取4个字所需时间为_ns。14. RISC指令系统最大特点是_, _固定，_种类少，只有_指令访问存储器。15. 指令格式是指令用_表示的结构形式，指令的基本格式由_字段和_字段组成。16 . 计算机的低级语言分为_和_,这两种语言都是面向_的语言，高级语言的语句和用法与具体机器的_无关。17 . CPU中，保存当前正在执行的指令的是_，保存下一条指令地址的是_,保存条件码的是_。18 . 组合逻辑控制器又称_，它是一种由_和_构成的复杂树形网络，它的设计目标是使用_和取得_。19 . 微指令的格式中包含两个字段，前者是_字段，用于_,后者是_字段，用于_。20 . 一条机器指令的功能是用_的序列来完成的，这个序列通常称为_。21、 在微程序控制器中，_用来存放机器指令系统功能的微程序。它一般是高速的_，这个存储器的地址称为_。22 . 在同时或同一CPU周期内可并行执行的微操作命令称为_的微命令。不能在同时或同一CPU周期内并行执行的微操作命令称为_的微命令。23 . 微程序入口地址是_根据机器指令的_产生的。24 . 微命令的编码表示方法中，分段编码的原则是把_的微命令编在同一字段内，而_的微命令应该编在不同的字段内。25 . 采用流水线常带来的问题有_， _， _。26 . 根据信息的不同类型可把总线分为_ ， _ ， _三种类型。27 . 总线的集中仲裁方式有_，_， _三种。28.在集中式总线仲裁的三种方式中,_方式响应时间最快,_方式对电路故障最敏感.29.在一个32位的总线系统中,设总线频率为50MHZ,总线数据周期为4个时钟周期传送一个字,则总线宽带为_.30.CPU与I/O设备之间数据传送的控制方式有_,_,_,_.31、微指令格式可分为_型和_型两类，其中_型微指令用较长的微程序结构换取较短的微指令结构.二. 选择题1.在取指令周期从主存取出的指令送往_. A.指令译码器 B.程序计数器 C.指令寄存器 D.程序状态字寄存器2.在定点整数的机器数中,零的_的表示形式是唯一的. A.原码 B.反码 C.补码 D.移码3.以下给出的浮点数中,_是规格化的浮点数. A. B.C. D.4.某机字长为32位,表示无符号的二进制整数,相当于能表示的十进制位的最接近的是_. A.8 B.9 C.10 D.115.在定点小数负数的机器数表示中，使X原=X补的X是二进制数_. A.-0.1100 B.-0.1000 C.-0.0110 D.-0.00106.长度相同但格式不同的两种浮点数,假设前者阶码长,尾数短,后者阶码短,尾数长,其他规定均相同,则下列说法正确的是_. A.两者可表示的数的范围和精度相同 B.前者可表示的数的范围大,但精度低 C.后者可表示的数的范围大且精度高 D.前者可表示的数的范围大且精度高7.某16位计算机表示4位8421BCD码的最大值是1001100110011001,若用二进制表示该数值需要用_位表示. A.16 B.15 C.14 D.138.在加法器、寄存器的基础上增加部分控制电路实现乘除法的常规乘/除法器中,用R2存放_,这两个操作数的共同特点是在乘除法运算过程中保持不变. A.被乘数和被除数 B.被乘数和除数 C.乘数和被除数 D.乘数和除数9.利用原码或补码二位乘法的目的是_A. 提高运算精度 B. 提高运算速度 C. 简化硬件设计10.常规乘/除法器，乘/除运算过程采用部分积右移，余数左移的做法，其好处是_A提高运算速度 B. 提高运算精度 C. 节省加法器的位数 D. 便于控制 11. 直接用可控制加/减法（CAS）单元实现除法运算的依据是_A. 除法运算可用减法实现 B. 原码恢复余数除法 C. 加减交替除法 12.在定点运算中产生溢出的原因是_A. 参加运算的操作数超出了机器的表示范围 B. 运算过程中最高位产生了进位或借位C. 运算的结果超出了机器的表示范围 D. 寄存器位数太少,不得不舍弃最低有效位13.下溢是指_A. 运算结果的绝对值小于机器所能表示的最小绝对值B. 运算结果小于机器所能表示的最小负数C. 运算结果小于机器所能表示的最小正数D. 运算结果的最低有效位产生的错误14、计算机中有关ALU的描述，_是正确的。A、只做加法运算，不做逻辑运算；B、只做加法；C、能存放运算结果；D、以上答案都不对。15.存储周期是指_A. 存储器的读出时间 B. 存储器的写入时间C. 存储器进行连续读或写操作所允许的最短时间间隔D. 存储器进行连续写操作所允许的最短时间间隔16.某机字长为16位，它的存储容量为64KB。若按字编址，那么它的寻址范围为_A. 0(64k1) B. 0（32k1） C. 064KB D. 032KB17.某sram芯片存储容量为64k*16位,该芯片的地址线和数据线的总和为_根.A.34 B.64 C.16 D.3218.在虚拟存储器中,当程序正在执行时,由_完成地址映射.A程序员 B编译器 C装入程序 D操作系统19.双端口存储器之所以能高速进行读/写,是因为采用_.A高速芯片 B两套相互独立的读/写电路 C流水技术 D新型器件20.下列因素中,与cache的命中率无关的是_.A主存的存取时间 B块的大小 C cache的组织方式 D cache的容量21.下列说法不正确的是_.A每个程序的虚地址空间远大于实地址的空间,也可以远小于实地址空间B多级存储体系,由cache,主存,虚拟存储器,外存构成C cache和虚拟存储器的管理策略都利用了程序的局部性原理D当cache未命中时,cpu可直接访问主存,而外存与cpu之间没有直接通路22.下列说法正确的是_.A多体交叉存储器主要解决扩充容量问题B cache与主存统一编址,cache的地址空间是主存地址空间的一部分C主存都是由易失性的随机读/写存储器构成的D cache的功能全部由硬件实现23.在cache的地址映射中,若主存的任意一行均可映射到cache的任意一行的位置上,则这种方法称为_.A全相联映射 B直接映射C组相联映射 D混合映射24.下面关于RISC技术的描述中，正确的是_.A采用RISC技术后,计算机的体系结构又恢复到早期的比较简单的结构B为实现兼容,新设计的RISC是从CISC的指令系统中筛选一部分实现的C RISC的主要目标是减少指令数D RISC设有乘法,除法指令和浮点指令25.中央处理器是指_.A运算器 B控制器 C运算器和控制器 D运算器,控制器和主存26.计算机操作的最小时间单位是_.A时钟周期 B指令周期 C cpu 周期D微指令周期27.微程序存放在_中.A控制存储器 BRAM C指令寄存器 D内存28.在微程序控制器中，机器指令与微指令的关系是_.A每一条机器指令由一条微指令来执行B一条微指令由若干条机器指令组成C每一条机器指令由一段微程序来解释执行D一段微程序由一条机器指令来执行29.外设提出中断请求的条件是_.A一个cpu周期结束 B外设工作完成和系统允许中断C cpu开放中断系统 D总线空闲30.中断向量地址是_.A主程序入口地址 B中断服务子程序入口地址C中断服务子程序入口地址的指示器 D中断返回地址31.DMA数据传送是以_为单位进行的.A字节 B字 C数据块 D位32 DMA方式是在_之间建立直接的数据通路 A CPU与外设 B 主存与外设 C 外设与外设 D CPU与主存33采用DMA方式传递数据时，每传送一个数据要占用_的时间A 一个指令周期 B 一个机器周期 C 一个时钟周期 D 一个存储周期34、同步通信比异步通信具有更高的传输频率，这是因为_。A、同步通信不需要应答信号；B、同步通信方式的总线长度较短。C、同步通信用一个公共的时钟信号进行同步。D、同步通信中各部件存取时间较短。三大题1、指令和数据都以二进制代码的形式存放在内存中，计算机如何区分它们？2已知x=0.10111，y=0.11011，要求用变形补码计算x-y。同时指出运算结果是否溢出。假设机器字长为8位。 3某机的内存由cache和主存组成，cache的存储周期为45ns，主存的存储周期为200ns，cpu在执行一段程序时，cache完成存取次数为4160次，主存完成存取次数为340次。问：1 、cache的命中率为多少？2 、cpu访问内存的平均时间是多少？3 、cache主存系统的效率是多少？4设有一个具有24位地址和8位字长的存储器，问：1 、该存储器的容量是多大？2 、如果存储器由4M*8位的RAM芯片组成，需多少片？3 、画出存储器与CPU的连接图。5某机cpu地址总线16根，数据总线8根，已知配有一个地址空间为0000H1FFFH的ROM区，要求再用一种RAM芯片（8K*4位）形成一个16K*8位的RAM区，起始地址为2000H.问：1、共需几片8K*4位芯片 2、 画出cpu与ROM，RAM 的连接图。6请说明机器指令，微程序和微指令之间的关系？7试比较程序中断方式中的中断与DMA方式中的中断有何不同？8.某机器中,已知配有一个地址空间为0000H-3FFFH的ROM区域.现在再用RAM芯片(8K*8位)形成40k*16位的RAM区域,起始地址为6000H.假设RAM芯片有CS和WE信号控制端CPU的地址总线为A15-A0,数据总线为D15-D0,控制信号为R/W(读/写),MREQ(访存),要求:1、ROM区和RAM区各需几片芯片？2、画出ROM和RAM与CPU的连接图.9、指令流水线有取指（IF）、译码（ID）、执行（EX）、访存（MEM）、写回寄存器堆（WB）五个过程段，假设这五个过程段的执行时间均为100ns。共有20条指令连续输入此流水线。1、画出流水线处理的时空图。 2、求出流水线的实际吞吐率（单位时间里执行完毕的指令数）。3、假设访存阶段的执行时间变为300ns，其它阶段执行时间不变，该流水线的吞吐率变为多少？10、设某机有5级中断：L0,L1,L2,L3,L4,其中断响应优先次序为：L0最高，L1次之，L4最低。现在要求将处理次序改为L1L3L0L4L2，请写出各级中断处理程序的屏蔽字。11、请列举出三种产生中断向量的方法。12、何谓DMA方式？DMA控制器可采用哪几种方式与CPU分时使用内存？13、CPU响应中断应具备哪些重要条件？画出中断处理过程流程图。14、主存容量为4MB，虚存容量为1GB，则虚拟地址和物理地址各为多少？如页面大小为4KB，则页表长度为多少？15、某磁盘存储器转速为3000转/分，共有4个记录面，每道记录信息为12288B，最小磁道直径不230mm,共有275道。问：1、磁盘存储器的存储容量为多少？2、最高位密度与最低位密度是多少？3、磁盘数据传输率是多少？4、平均等待时间是多少？5、给出一个磁盘地址格式方案。16、一台活动头磁盘机的盘片组共有20个可用的盘面，每个盘面直径18英寸，可供记录部分宽5英寸，已经道密度为100道/英寸，位密度为1000位/英寸（最内道），并假定各磁道记录的信息位数相同。试问：1、盘片组总容量是多少？2、若要求数据传输率为1MB/S，磁盘机转速每分钟应是多少转？17、试比较同步定时与异步定时的优缺点。18、PCI总线中三种桥的名称是什么？桥的功能是什么？19、设有一个具有20位地址和32位字长的存储器，问：1、该存储器能存储多少个字节的信息？2、如果存储器由512K*8位SRAM芯片组成，需要多少片？3、需要多少位地址作芯片选择？20、已知某64位机主存采用半导体存储器，其地址码为26位，若使用256k*16位DRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问：1、若每个模块板为1024K*64位，共需几个模块板？2、每个模块板内共有多少DRAM芯片？3、主存共需多少DRAM芯片？CPU如何选择各模块板？21、用32K*8位的EPROM芯片组成组成128K*16位的只读存储器，问：1、数据寄存器多少位？2、地址寄存器多少位？3、共需多少个EPROM芯片？4、画出此存储器组成框图。22、CPU执行一段程序时，cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache的存储周期为40ns,主存存储周期为24