数字电子技术3章课件

第三章 门电路,3. 1 概述,3.2 半导体二极管门电路,3.3 CMOS门电路,3.6 TTL电路与CMOS电路的接口,3.5 TTL门电路,3.4* 其它类型的MOS集成电路,获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。,门电路：用以实现基本逻辑运算和复合逻辑运算的单元电路通称为门电路。,常用门电路有与门、或门、非门（反相器）、与非门、或非门、与或非门和异或门等。,3.1 概述,(a)功耗大,(b)功耗小,本书中采用正逻辑系统,逻辑0和1： 电子电路中用高、低电平来表示。,表示方法：,正逻辑：以高电平表示逻辑1，以低电平表示逻辑0。,负逻辑：以高电平表示逻辑0，以低电平表示逻辑1。,集成门电路按开关元件分类,集成：把晶体管、电阻、和导线等封装在一个芯片上。,3.2半导体二极管门电路,一、二极管的开关特性,二极管符号：,vi0.7V时，二极管截止，iD=0。,vi0.7V时，二极管导通。,二极管单向导电性。,vi0V时，二极管截止，如同开关断开，vo0V。,vi5V时，二极管导通，如同0.7V的电压源，vo4.3V。,二极管的反向恢复时间限制了二极管的开关速度。,动态特性,D正偏时，PN结电阻较小。加上反压后，PN结内尚有一定的存储电荷，形成较大的瞬态反向电流I2；尔后，随着存储电荷的消散，反向电流逐渐减小，直至漏电流Is。,反向恢复过程:,反向恢复时间 tre,说明: 转换时间：截止导通 较小 导通截止较大，故D的开关时间以tre来衡量。 Vi的最高频率以10 tre来取值。,1、二极管与门,Y=AB,二、二极管门电路,2、二极管或门,Y=A+B,3.3 CMOS门电路,3.3.1 MOS管的开关特性,3.3.2 CMOS反相器的工作原理,3.3.3 CMOS反相器的静态输入、输出特性,3.3.4 CMOS反相器的动态特性,3.3.5 其他类型的CMOS门电路,3.3.6 CMOS集成电路,工作区,3.3.1 MOS管的开关特性, 符号及导通条件,4.场效应管的基本开关电路,截止状态,导通状态,5. MOS管的开关等效电路,由于MOS管截止时漏极和源极之间的内阻ROFF非常大，所以截止状态下的等效电路可以用断开的开关代替。MOS管导通状态下的内阻RON约为1k以内(有的可10)，而且与vGS的数值有关。因这个阻值有时不能忽略，故在等效电路中画出了导通内阻。,CI是栅极输入电容，约为几皮法。,3.3.2 CMOS反相器的工作原理,(1)vA0V时,TN截止,TP导通。输出电压vYVDD10V。 (2)vA10V时，TN导通，TP截止。输出电压vY0V。,一、电路结构,静态功耗小。（约10W）,允许电源电压范围宽。（318V）,扇出系数大。（带同类负载N50）,抗噪容限大。（Vth=1/2VDD）,CMOS电路的特点,最大提供电流1.5mA,速度较低。（tpd=40 nS）,CMOS电路导通时阻抗较大（1K），由于分布电容Co的存在，电平高低变化时充放电较慢，影响其工作速度。,电压传输特性,AB段：TP导通， TN截止。 vO=VOHVDD,CD段： TN导通， TP截止。 vO=VOL0,CMOS反相器的电压传输特性接近于理想的反相器。,二、电压和电流传输特性,电压传输特性中点对应的电压叫阈值电压，用VTH表示。,电流传输特性：,AB段、CD段： 曲线对应TP、TN中只有一管导通的情况，CMOS管截止状态的漏极电流极小，接近于零。,BC段：,TP、TN两管都导通，工作在饱和区（放大状态），vI=0.5VDD时电阻最小，电流达到最大值。考虑CMOS电路的这一特点，在使用这类器件时不应使之长期工作在电流传输特性的BC段，以防止器件因功耗过大而损坏。,三、输入端噪声容限：P82,在保证输出高、低电平基本不变(变化的大小不超过规定的允许限度)的条件下，允许输入信号的高、低电平有一个波动范围，这个范围称为输入端的噪声容限。,计算方法：,输入高电平噪声容限,输入低电平噪声容限,测试结果表明，在输出高低电平的变化不大于限定的10%VDD情况下，输入信号高、低电平允许的变化量大于30%VDD。因此得到VNH=VNL=30%VDD。可见，CMOS电路的噪声容限大小是和VDD有关的。随着VDD的增加VNH和VNL也相应地加大，而且每个VDD值下VNH和VNL始终保持相等。适当提高VDD可以提高输入端噪声容限。而在TTL电路中是办不到的。,3.3.3、CMOS反相器的静态输入、输出特性,一、 输入特性,目的：为正确处理门电路与门电路、门电路与其它电路之间的连接问题，必须了解门电路输入端和输出端的伏安特性，即输入特性和输出特性。,输入特性指从反相器输入端看进去的输入电压与输入电流的关系。,因为 MOS管的栅极和衬底之间存在着以SiO2为介质的输入电容，而绝缘介质又非常薄，极易被击穿，必须要采取保护电路。,74HC系列的CMOS器件中，多采用a图的输入保护电路，D1和D2都是双极型二极管，导通压降VDF=0.5 0.7V,反向击穿电压约为30V，D2是MOS管内部自然形成的所谓分布式二极管，D2和RS可按一个理想二极管来理解。C1和C2分别表示T1和T2的栅极等效电容。,a.74HC系列的输入保护电路,b.4000系列的输入保护电路,1、0vIVDD时，正常工作范围，保护电路不起作用。,2、vIVDD+VDF时(VDF二极管正相导通压降)，D1导通，则vG=VDD+VDF，保证C2上的电压不超过VDD+VDF。,3、vI-0.7V时，D2导通，则vG= -VDF，保证C1上的电压不超过VDD+VDF。这样加到C1和C2上的电压不会超过允许的耐压极限。,a.74HC系列的输入保护电路,由输入保护电路可以画出它的输入特性曲线。,在-VDF vIVDD+VDF范围内，输入电流iI0。,当vI VDD+VDF以后，iI 迅速增大。,当vI -VDF以后，D2经RS导通，iI 的绝对值随 vI 绝对值的增加而增大。,掌握：在0vIVDD时，对应的输入电流iI约为0。,(1)低电平输出特性,二、 输出特性,即vO=VOL时，反相器的P沟道管截止、N沟道管导通，负载电流IOL从负载电路注入T2，输出电平随IOL增加而提高。这时的VOL就是VDS2、IOL就是iD2，所以VOL与IOL的关系曲线也就是T2管的漏极特性曲线。由于T2的导通内阻与vGS2 的大小有关，vGS2越大导通内阻越小。从图上可以看到，同样的IOL值下若VDD升高，VOL也越低。,(2)高电平输出特性,结论：反相器输出的高低点平是与负载电流的大小相关的。在查阅器件手册时要注意是在什么负载电流下给出的高低电平值。,由于寄生电容和输出负载电容的存在，输出电压变化必然滞后于输入电压变化。我们将输出电压波形滞后于输入电压波形的时间叫做传输延迟时间。,3.3.4、CMOS反相器的动态特性,一、传输延迟时间,通常将输出电压由低电平跳变到高电平时的传输延迟时间记作tPLH，把输出电压由高电平跳变到低电平时的传输延迟时间记作tPHL。 CMOS电路的传输延迟时间tPHL和tPLH是以输入、输出波形对应边上等于最大幅度50%两点间时间间隔来定义的。,二、交流噪声容限,三、动态功耗,3.3.5 其他类型的CMOS门电路,A、B当中有一个或全为低电平时，TN1、TN2中有一个或全部截止，TP1、TP2中有一个或全部导通，输出Y为高电平。,只有当输入A、B全为高电平时，TN1和TN2才会都导通，TP1和TP2才会都截止，输出Y才会为低电平。,一、 CMOS与非门,只要输入A、B当中有一个或全为高电平，TP1、TP2中有一个或全部截止，TN1、TN2中有一个或全部导通，输出Y为低电平。,只有当A、B全为低电平时，TP1和TP2才会都导通，TN1和TN2才会都截止，输出Y才会为高电平。,二、 CMOS或非门,缺点：输出电阻受输入状态的影响。输出的高低电平受输入端数目的影响。,若A=B=1则RO=RON2+RON4=2RON,假定每个MOS管的导通内阻均为RON，截止内阻均为ROFF。,若A=B=0则RO=RON1RON3=0.5RON,若A=1、B=0则RO=RON3=RON,若A=0、B=1则RO=RON1=RON,可见，输入状态的不同可以使输出电阻相差4倍之多。,其次，输出的高低电平受输入端数目的影响。输入端数目越多，串联的驱动管数目也越多，输出的低电平VOL也越高。而当输入全部为低电平时，输入端越多负载管并联的数目越多，输出高电平VOH也更高一些。,二、带缓冲级的CMOS门电路,克服了输出电阻受输入状态的影响及输出的高低电平受输入端数目的影响。,注意：输入输出端加进反相器以后，电路的逻辑功能也发生了变化。与非门是在或非门的基础上增加了缓冲器得到的。在原来的与非门基础上增加缓冲级以后就得到了或非门电路。,这些带缓冲级的门电路其输出电阻、输出的高低电平以及电压传输特性将不受输入端状态的影响。而且，电压传输特性的转折区也变得更陡了。此外，前面讲到的CMOS反相器的输入特性和输出特性对这些门电路也适用。,与门,或门,CMOS与或非门,CMOS异或门,74HC03,三、 漏极开路的门电路(OD门),在CMOS电路中，为了满足输出电平转换、吸收大负载电流以及实现线与连接等需要，有时将输出级电路结构改成一个漏极开路输出的MOS管，构成漏极开路输出。(Open-Drain Output),菱形记号表示OD输出结构，菱形下方的横线表示输出低电平时为低输出电阻。,OD门工作时必须将输出端经上拉电阻RL接到电源上。设TN的导通与截止内阻分别为ROFF和RON，且ROFFRLRON，则TN截止时vO=VOH=VDD2，TN导通时vO=VOL0。因为VDD1可不等于VDD2，所以很容易将输入的高低电平VDD1/0 VDD2 /0，实现电平转换。,OD门应用一：电平转换,OD门应用二：线与,输出端直接相连实现线与逻辑。Y1与Y2中任何一个为低电平时Y都为低电平；只有Y1和Y2都为高电平时，Y才为高电平，故：,两个OD与非门接成了与或非电路。线与符号是画在线与连接处的与门轮廓。,OD门外接电阻阻值计算方法,当所有OD门同时截止输出为高电平时，为使高电平不低于规定的VOH值，显然RL不能选得过大。故RL应满足：,有：,其中：VDD是外接电源电压，VOH是输出高电平，IOH是每个OD门输出管截止时的漏电流，IIH是负载门每个输入端的高电平输入电流。n是并联OD门的数目，m是负载门电路高电平输入电流的数目。,当输出为低电平且并联的OD门中只有一个门的输出MOS管导通时，为保证流入该OD门的负载电流不超过输出MOS管允许的最大值，显然RL不能选得过小。故RL应满足：,其中IOL(max)是OD门允许的最大负载电流，VOL是输出低电平，IIL是负载门每个输入端的低电平输入电流。m是负载门电路高电平输入电流的数目。在负载门为CMOS门电路的情况下，m和m相等。,因此，要保证线与连接后电路能够正常工作，应取,例：在下图电路中，已知G1、G2、G3为OD输出的与非门74HC 03，输出高电平时的漏电流最大值为IOH(max)=5A，输出低电平为VOL(max)=0.33V时允许的最大负载电流为IOL(max)=5.2mA，负载门G4G6为74HC00，它的高电平输入电流最大值IIH(max)和低电平输入电流最大值IIL(max)均为1A。若VDD=5V，要求VOH4.4V、VOL0.33V，试求RL取值的允许范围。,解：依题意得,故RL的取值范围为：,三、CMOS传输门,因为TP和TN的源极和漏极在结构上是完全对称的，所以栅极的引出端画在栅极的中间。TP和TN的源极和漏极分别相连作为传输门的输入端和输出端。C和C是一对互补的控制信号。,C0、C=1，即C端为低电平(0V)、C端为高电平(VDD)时， TN和TP同时截止，输入和输出之间呈高阻状态，相当于开关断开一样。C1、C=0，即C端为高电平(VDD)、C端为低电平(0V) ，则当0vIVDD-VGS(th)N时，TN导通；而当|VGS(th)P|vIVDD时TP导通，因此，vI在0VDD之间变化时，至少有一个MOS管是导通的。输入和输出之间相当于开关接通一样，vovI。,如果传输门的一端接入正电压vI，另一端接负载电阻RL，则有,利用CMOS传输门和反相器可以组合成各种复杂的逻辑电路，如异或门、数据选择器、寄存器、计数器等。,例：试分析下图的逻辑功能。,因此，Y与A、B之间是异或逻辑关系，即：,说明：,由于两个MOS管的结构形式是对称的，即漏极和源极可以互易使用，因而CMOS传输门属于双向器件，它的输入端和输出端也可以互易使用。,传输门的另一个重要用途是作模拟开关，用来传输连续变化的模拟电压信号。这一点是无法用一般的逻辑门实现的。,由CMOS反相器和CMOS传输门组成; MOS管结构对称，漏极和源极可以互换,CMOS具有双向传输特性。 功能： C1时，传输门导通，内阻 R109。,四、CMOS双向模拟开关,例：写出下面CMOS双向模拟开关实现的输出Y与输入A、B的逻辑关系，要求给出简单的分析过程。 RL 为负载电阻， RON为MOS导通电阻，且RLRON 。,解：对a图，当A、B有一个为高电平时，电路就导通，输出为高电平，当A、B全为低电平时，Y才为低电平。故Y=A+B。,对b图，A、B全为高电平时，传输门才全导通，输出Y为低电平；A、B只要不全为高电平，则Y为高电平。故Y=(AB)。,对c图，A为高电平时，SW导通，Y为低电平；A为低电平时，SW截止，Y为高电平。故Y=A。,EN=1时，不管A状态如何，T1、T2均截止，输出呈现高阻态。可见电路的输出有高阻态、高电平和低电平3种状态，是一种三态门。,五、三态输出的CMOS 门电路(TS门、输出缓冲器),EN=0时，若A=1则T1截止、T2导通，Y=0；若A=0则T1导通、T2截止，Y=1；因此Y=A。,TS门的应用：,构成数据总线：让各门的控制端轮流处于低电平，即任何时刻只让一个TS门处于工作状态，而其余TS门均处于高阻状态，这样总线就会轮流接受各TS门的输出。,作多路开关：EN=0时，门G1使能，G2禁止，Y=A；EN=1时，门G2使能，G1禁止，Y=B。,信号双向传输：EN=0时信号向右传送，B=A；EN=1时信号向左传送，A=B。,作业(四)：P129,题：2.17(b),作业(五)：P152,题：3.7 (b),+ (五)题：3.7(d)、3.10,3.3.6 CMOS集成电路(IC),一、集成电路(Integrated Circuit，IC),二、IC封装种类,数字集成电路的封装是多种多样的。DIP(Dual In-line Package，双列直插式封装)用于直插式PCB ( Printed Circuit Board，印制电路板)，其引脚垂直向下以便插入电路板的通孔，与电路板的上下表面连接。内部电路复杂性的不同决定了DIP引脚数的不同。,另一种IC封装是SMT(Surface-Mount Technology，表贴式)封装。SMT封装有许多种，SOIC(Small-Outline IC，小型IC封装)是其中的一种。SMT封装的芯片焊接在电路板表面，其密度更高(即给定区域内可以放置更多的IC)。,IC引脚数：,对于IC，左上方第一引脚标号为1，可以在封装上使用小圆点、凹口或斜切角来指示引脚1的位置。从引脚1开始，沿左边从上到下，再沿右边从下到上，引脚标号依次增加。标号最大的引脚总是位于右上角的引脚。,引脚数相同时，DIP比SOIC大，SOIC的尺寸约是DIP的一半。,（1）CMOS电路的工作速度比TTL电路的低。 （2）CMOS带负载的能力比TTL电路强。 （3）CMOS电路的电源电压允许范围较大，约在318V，抗干扰能力比TTL电路强。 （4）CMOS电路的功耗比TTL电路小得多。门电路的功耗只有几个W，中规模集成电路的功耗也不会超过100W。,三、CMOS数字电路的特点,（5）CMOS集成电路的集成度比TTL电路高。 （6）CMOS电路适合于特殊环境下工作。 （7）CMOS电路容易受静电感应而击穿，在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好，尤其是CMOS电路多余不用的输入端不能悬空，应根据需要接地或接高电平。,四、CMOS电路的正确使用(自学) P101,五、CMOS数字集成电路的各种系列,4000系列：最早的集成系列，工作电压范围宽(318V)，传输延迟时间长，可达100ns，带负载能力较弱，最大负载电流只有0.5mA左右，已基本被HC/HCT系列取代。,HC/HCT系列：高速系列，采用了一系列改进措施，传输延迟时间缩短到10ns左右，带负载能力提高到4mA左右。,HC/HCT系列区别在工作电压范围和对输入信号电平的要求有所不同。HC系列工作电压在26V，要获得较高的速度可选择较高的电压，要获得较低的功耗可选择较低的电压。且HC系列要求的输入电平与TTL系列的输出电平不匹配，因此不能与TTL电路混合使用，只适合于全部由HC系列电路组成的系统。,HCT系列工作在单一的5V电压下，它的输入、输出电平与TTL电路的输入输出电平完全兼容，因此可用于HCT与TTL混合的系统。,AHC/AHCT系列：改进的高速CMOS系列，工作速度比HC/HCT系列提高了一倍，带负载能力也提高了近一倍。同时AHC/AHCT系列又能与HC/HCT系列兼容。因此， AHC/AHCT系列是目前比较受欢迎、应用最广的CMOS器件。 AHC/AHCT系列的区别和HC/HCT系列的区别一样，也主要表现在工作电压范围和对输入电平的不同要求上。, VHC/VHCT系列：与TI公司的AHC/AHCT系列功能相近。由别的公司生产，因此在某些具体的性能参数上两者不完全相同。,LVC系列：低压CMOS系列，工作电压范围非常低1.653.3V，且传输延迟时间缩短到3.8nS，同时又能提供更大的负载电流，在电源电压为3V时，最大负载电流可达24mA。此外，LVC系列的输入可接受高达5V的高电平信号，能很容易地将5V电平信号转换成3.3V以下的电平信号，而LVC系列提供的总线驱动电路又能将3.3V以下的电平信号转换为5V的输出信号，这就为3.3V系统与5V系统之间的连接提供了便捷的解决方案。,ALVC系列：改进的低压CMOS系列，在LVC的基础上进一步提高了工作速度，并提供了性能更加优越的总线驱动器件。LVC/ALVC是目前CMOS电路中性能最好的两个系列，可以满足高性能数字系统设计的需要。尤其在移动式的便携电子设备(如笔记本电脑、移动电话、数码照相机等)中， LVC/ALVC 系列的优势更加明显。,54/74CMOS系列： 54系列与74系列具有完全相同的逻辑功能，但电器性能参数大不一样，54系列比74系列的工作温度范围更宽。54系列的允许的工作环境温度规定为-55+125；而74系列允许的工作环境温度规定为-40+85。,例：器件名称54/74HC04。 “54/74”是TI公司产品的标志，“HC”是不同系列的名称，后面的数码“04”表示器件具体的逻辑功能，在这里表示这个器件是“六反相器”(即其中有六个同样的反相器)，只要器件名称中最后的数码相同，它们的逻辑功能就是一样的。,3.5 TTL门电路,3.5.1 双极型三极管的开关特性,3.5.2 TTL反相器的电路结构和工作原理,3.5.3 TTL反相器的静态输入/输出特性,3.5.4 TTL反相器的动态特性,3.3.5 其它类型的TTL门电路,3.5.1 双极型三极管的开关特性,一、双极型三极管的结构,一个独立的双极型三极管由管芯、三个引出电极和外壳组成。三个电极分别成为基极、集电极和发射极。管芯由三层P型和N型半导体结合在一起而构成，有NPN型和PNP型两种。因为在工作时由电子和空穴两种载流子参与导电过程，故称这类三极管为双极型三极管。,截止状态,饱和状态,vi=VIL0.5V,vo=+VCC,vo=0.2V,二、双极型三极管的输入、输出特性及开关特性,vi=VIH,iBIBS,vi=0.2V时，因为vBE0.7V，iB=0，三极管工作在截止状态，ic=0。因为ic=0，所以输出电压：,vi=1V时，三极管导通，基极电流:,因为0iBIBS，三极管工作在放大状态。iC=iB=400.03=1.2mA，输出电压：,三极管临界饱和时的基极电流：,vo=vCE=VCC-iCRc=5-1.21=3.8V,vo=VCC=5V,vi3V时，三极管导通，基极电流：,而,因为iBIBS，三极管工作在饱和状态。输出电压：,voVCES0.2V,vI0V时，三极管截止，iB0，iC0，输出电压vYVCC5V,vI5V时，三极管导通。基极电流为：,iBIBS，三极管工作在饱和状态。输出电压vYVCES0.2V。,三极管临界饱和时的基极电流为：,二、三极管非门,如何判断出来的？ 假设三极管截止，则基极电位为： 故三极管导通。,3.5.2 TTL反相器的电路结构和工作原理,发射极 输入级,中间 倒相级,推挽 输出级,输出级：由T4、T5和R4组成，其中T4与T5组成推拉式输出结构，具有较强的负载能力。,一、电路结构,0.9V,Vb1=0.2+0.7=0.9V,工作原理,T1深饱和 T2截止 T5截止,1. 输入低电平（0.2V）时,不足以让 T2、T5导通,0.9V,vo=5-vR2-vD2-Vbe43.4V高电平！,T1深饱和 T2截止 T5截止,T4导通,结论1:输入低时,输出为高,T1:倒置,Vb1=2.1V Vc1=1.4V,反偏,0.9V,2. 输入为高电平（3.4V）时,2.1V,1.4V,T1管:Ve1=3.4V Vb1=2.1V Vc1=1.4V T1管在倒置工作状态,3.4V,T2,T5管饱和导通, Vce2=0.2V 所以:Vc2=0.9VT4:放大 VD2=0.2V D2:截止,T2:饱和 T5:饱和,T4:截止,+5V,F,R2,R1,3k,T2,R3,T1,T5,b1,c1,A,vF=0.2V,2. 输入全为高电平（3.4V）时(续),3.4V,T1:倒置,T2:饱和 T5:饱和,T4:截止,结论2:输入高时,输出为低,T5饱和, Vce5=0.2V,工作原理小结:,输入低电平（0.2V）时 vF=3.4V,2. 输入高电平（3.4V）时 vF=0.2V,T1:倒置 T2:饱和 T4:截止 T5:饱和,T1深饱和 T2截止 T4导通 T5截止,3. 逻辑功能,二、电压传输特性,输出电压VO随输入电压Vi变化的关系曲线,即vO= f(vi),BC段：线性区，当0.7Vvi1.3V， 0.7VVb21.4V时，T2开始导通，T5仍截止，VC2随Vb2升高而下降，经T4射极根随器使vO下降。,AB段：截止区,当vI0.6V，Vb11.3V时，T2、T5截止，输出高电平VOH = 3.4V,CD段：转折区vi=1.4V,T2、T5导通、T4截止，vO急剧下降.,DE段：饱和区,vi1.4V T2、T5导通，VOL0.2V,传输特性曲线,三、输入端噪声容限,低电平噪声容限 VNL VIL(max) VOL(max) 0.80.4V0.4V,因此同CMOS反相器类似，同样也存在一个允许的噪声容限。定义方法也同CMOS反相器一样。,从电压传输特性上可以看到，当输入信号偏离正常的低电平而升高时，输出的高电平并不立刻改变。同样，当输入信号偏离正常的高电平而降低时，输出的低电平也不会马上改变。因此允许输入的高低电平各有一个波动范围。,所以：高电平噪声容限 VNH VOH(min) VIH(min) 2.420.4V, 输入伏安特性：输入电压与输入电流之间的关系曲线，即iI = f（vI）,3.5.3 TTL反相器的静态输入/输出特性,在TTL反相器电路中，如果仅仅考虑输入信号是高电平和低电平而不是某一个中间值的情况，则可忽略T2和T5的b-c结反向电流以及R3对T5基极回路的影响，得到下面的等效电路。,一、输入特性：,vI为低电平时,等效电路,vI为高电平时,输入特性曲线,由等效电路图可画出输入特性曲线。,输入电压介于高、低电平之间的情况要复杂一些，且这种情况通常发生在输入信号电平转换的短暂过程中，这里就不分析了。,二、输出特性：,(1) 高电平输出特性,当vO=VOH时，T4和D2导通，T5截止，输出端等效电路为下图所示。,T4工作在射极输出状态，输出电阻RO很小。在负载电流较小的范围内，负载电流的变化对VOH的影响较小。,|iL|IR4VR4VCE4VO基本不变。(|iL|5mA),T4进入饱和状态后， VCES=0.2V，将失去射极跟随功能，因而VOH随|iL|的增加几乎线性的下降。,|iL| VO线性下降。(|iL|5mA),T5饱和，T4截止。由于T5饱和导通时c-e间的内阻很小(10),所以负载电流iL增加时输出的低电平VOL仅稍有升高。,可以看出，VOL与iL的关系在较大范围里基本呈线性。,(2) 低电平输出特性,例：试计算门G1 最多可以驱动多少个同样的门电路负载。门电路的输入输出特性分别由特性曲线图给出。要求G1输出的高低电平满足VOH3.2V，VOL0.2V。,解：首先计算保证VOL0.2V时可以驱动的门电路数目N1。,由右图的输入特性上又可查到，当vI=0.2V时每个门的输入电流为iI=-1mA，于是得到电流绝对值间的关系:,N1即可以驱动的负载个数,综上，在给定的输入输出特性曲线下，74系列的反相器可以驱动同类型反相器的最大数目是N=10。这个数值也叫做门电路的扇出系数。,从本例可以看出，由于门电路无论在输出高电平还是输出低电平时均有一定的输出电阻，所以输出的高、低电平都要随负载电流的改变而发生变化。这种变化越小，说明门电路带负载的能力越强。有时也用输出电平的变化不超过某一规定值时允许的最大负载电流来定量表示门电路带负载能力的大小。,即输入端通过电阻R接地时的特性。,三、输入负载特性：,在具体使用门电路时，有时需要在输入端与地之间或者输入端与信号的低电平之间接入电阻RP。,由图可知，输入电流流过RP，这就必然会在RP上产生压降而形成输入电位vI，且RP越大vI也越高。,vI1.4V时，T2、T5导通，Vb12.1V,使vI钳在1.4V。,RP较小时，使vI1.4V，相当输入低电平，所以输出为高电平。,RP增大时，RPvI=1.4V时，T2、T5全导通，输入变高，输出变低电平。此时vI1.4V。,vI随RP变化的规律，即输入负载特性。,由等效图可知：,该式表明，在RPR1的条件下，vI几乎与RP成正比。但当vI上升到1.4V以后，vB1钳在了2.1V左右所以vI不会随RP的增大而升高了。这时vI与RP的关系也就不再遵守上式的关系，特性曲线趋近于vI=1.4V的一条水平线。,例:TTL门电路图中，为保证门G1输出的高、低电平能正确地传送到门G2的输入端,要求vO1=VOH时vI2VIH(min),vO1=VOL时 vI2VIL(max),试计算RP的最大允许值是多少。已知G1和G2均为74系列反相器，VCC=5V，VOH=3.4V，VOL=0.2V，VIH(min)=2.0V，VIL(max)=0.8V。G1和G2的输入特性和输出特性如前面所述。,解：首先计算vO1=VOH时vI2VIH(min)时RP的允许值：,由右图得VOH - IIHRP VIH(min),由输入特性曲线上查得:,vI=VIH=2.0V时IIH=0.04mA,于是可得：,其次再计算vO1=VOL时vI2VIL(max)时RP的允许值：,由右图当RP的接地端改接至VOL时，应满足：,vO1+IILRPVIL(max),综上，应取RP0.69k。也就是说，G1和G2之间串联的电阻不应大于690，否则vO1=VOL时vI2可能超过VIL(max)值。,例：试指出各74系列TTL门电路的输出状态(高电平、低电平或高阻态)。,解:(a) 一端接高电平，一端接VCC，也相当于接高电平，还有一端悬空，由输入负载特性知，此时相当于RP= ，故输入端相当于接高电平。所以Y1为低电平。,(c)为TS非门，控制端接高电平，TS门导通，输入为高电平，故输出Y3为低电平。,(d)为异或门，一端接低电平，另一端是VCC经电阻接入，因电阻值不是很大(35k)，故输入端仍为高电平，因此Y4为高电平。,若此图中，将电阻5.1k换成51k，输出状态变化吗?为什么？,(e) 一端接高电平，另一端经电阻接地，因阻值很小(690)，故输入端仍为低电平，因此Y5为高电平。,(f)为TS与非门，控制端低电平有效，但接了VCC，相当于接高电平，TS门截止，故输出Y6为高阻态。,思考题：将图中这些门电路都换成74系列CMOS门电路。输出状态又将如何？,一.传输延迟时间,在TTL电路中，由于二极管和三极管状态转换需要一定的时间，且二极管、三极管以及电阻、连接线等的寄生电容的存在，当将理想矩形波接入TTL反相器的输入端后，输出电压的波形要比输入信号滞后，而且波形的上升沿和下降沿也将变坏。,像CMOS门电路一样，我们把输出电压波形滞后于输入电压波形的时间叫做传输延迟时间。通常将输出电压由低电平跳变到高电平时的传输延迟时间记作tPLH，把输出电压由高电平跳变到低电平时的传输延迟时间记作tPHL。,3.5.4 TTL反相器的动态特性(了解、自学),在74系列门电路中，由于输出级的T5管导通时工作在深度饱和状态，所以它从导通转换为截止时(对应于输出由低电平跳变为高电平时)的开关时间较长，致使tPLH略大于tPHL。,因为传输延迟时间和电路的许多分布参数有关，不易准确计算，所以tPLH和tPHL的数值最后都是通过实验方法测定的。这些参数可以从产品手册上查出。,定义方法：,二.交流噪声容限,输入信号为接近门电路传输延迟时间的窄脉冲时，使输出状态改变所需要的脉冲幅度将远大于信号为直流时所需要的信号变化幅度。,由于TTL电路中存在三极管的开关时间和分布电容的充放电过程，因而输入信号状态变化时必须有足够的变化幅度和作用时间才能使输出状态改变。,门电路对这类窄脉冲的噪声容限交流噪声容限高于直流噪声容限。,绝大多数的TTL门电路传输延迟时间都在50ns以内，所以当输入脉冲的宽度达到微妙的数量级时，在信号作用时间内电路已达到稳态，应将输入信号按直流信号处理。,三.电源的动态尖峰电流,电源尖峰电流的影响：电源平均电流增加；多个门电路同时转换工作状态时尖峰电流的数值很大，形成一个系统内部的噪声源。,在稳定状态下，输出电平不同时它从电源所取的电流也不一样。,当输出电压由低电平突然变成高电平的过渡过程中，由于T5原来工作在深度饱和状态，所以T4的导通必然先于T5的截止，这样就出现了短时间内T4和T5同时导通的状态，有很大的瞬时电流流经T4和T5，使电源电流出现尖峰脉冲。,当输出电压由高电平突然变成低电平的过程中，也有一个不大的电源尖峰电流出现。可忽略。,TTL反相器的电源动态尖峰电流,作业(四)：P125 题：2.1(b)、2.4,作业(五)：P154 题：3.12、3.16,1、TTL与非门,3.5.5 其它类型的TTL门电路,多发射极三极管结构,一、其它逻辑功能的门电路,输入信号不全为1：如vA=0.2V， vB=3.4V,则vB1=0.2+0.7=0.9V，T2、T5截止，T4导通,输出端的电位为：,输出Y为高电平。,vY=5-vR2-vD3-Vbe43.4V,输入信号全为1：如vA=vB=3.4V，则vB1=2.1V，,T2、T5导通，T4截止，输出端的电位为：,vY=VCES0.2V,输出Y为低电平。,功能表,真值表,逻辑表达式,输入有低，输出为高；输入全高，输出为低。,74LS00内含4个2输入与非门，74LS20内含2个4输入与非门。,说明：,在计算与非门每个输入端的输入电流时，应根据输入端的不同工作状态区别对待。在把两个输入端并联使用时，低电平输入电流仍可按下式计算：,与反相器相同。而输入端接高电平时，e1和e2分别为两个倒置三极管的等效集电极，所以总的输入电流为单个输入端的高电平输入电流的两倍。如果输入端一个接高电平一个接低电平，则低电平输入电流与反相器基本相同，而高电平输入电流比反相器的略大一些。,A、B中只要有一个为1，即高电平，如A1，则iB1就会经过T1集电结流入T2基极，使T2、T5饱和导通，输出为低电平，即Y0。,AB0时，iB1、iB1均分别流入T1、T1发射极，使T2、T2、T5均截止，T4导通，输出为高电平，即Y1。,2、TTL或非门,说明：,由于或非门的输入端和输出端电路结构与反相器相同，所以输入特性和输出特性也和反相器一样。在将两个或输入端并联时，无论高电平输入电流还是低电平输入电流，都是单个输入端输入电流的两倍。,A和B都为高电平（T2导通）、或C和D都为高电平（T2导通）时，T5饱和导通、T4截止，输出Y=0。,A和B不全为高电平、并且C和D也不全为高电平（T2和T2同时截止）时，T5截止、T4饱和导通，输出Y=1。,3、TTL与或非门,4、TTL异或门,异或门,异或的关系可以通过与门和或非门的组合电路来实现。,若A、B同时为高，则T6、T9导通T8截止，输出为低。反之，若A、B同时为低，则T4、T5截止，T7、T9导通T8截止，输出为低。,电路图：,当A、B一高一低时，T1饱和T6截止。T4、T5中一个导通，T7截止。T6、T7同时截止后，T8导通T9截止，输出为高。,因此，Y和A、B间为异或关系，即,虚线以右部分和或非门的倒相级、输出级相同，只要T6、T7其一为高，都使T8截止、T9导通，输出为低。,与门,或门,与门、或门电路是在与非门、或非门电路的基础上于电路内部增加一级反相级所构成的。因此，与门、或门的输入电路及输出电路和与非门、或非门的相同。,推挽式输出级的门电路中，电源确定输出高电平就确定。无法满足对不同输出高低电平的需要。此外，推挽式电路结构也不能满足驱动较大电流，较高电压负载的要求。,克服上述局限性的方法就是把输出级改为集电极开路的三极管结构，做成集电极开路的门电路(Open Collector Gate),简称OC门。,二、集电极开路输出的门电路 (OC门),门电路在工作时需外接负载电阻和电源。只要电阻值和电源电压值选择得当，就能使输出的高低电平符合要求，输出端三极管的负载电流又不过大。,A、B不全为1时，vB1=0.9V，T2、T5截止，Y1=1。,接入外接电阻RL后：,A、B全为1时，vB1=2.1V，T2、T5饱和导通，Y1=0。,OC门并联输出实例,同理,故：,若将Y1、Y2两条输出线接成线与结构，则Y1、Y2有一个是低电平，Y就是低电平。只有Y1、Y2同时为高电平时Y才是高电平。即：Y=Y1Y2。,因此将两个OC结构的与非门线与连接即可得到与或非门。,由于T5和T5同时截止时输出的高电平为VOH=VCC2，而VCC2的电压数值可以不同于门电路本身的电源VCC1，所以只要根据要求选择VCC2的大小，就可以得到所需的VOH值。,说明：,另外，有些OC门的输出管设计的尺寸较大，足以承受较大电流和较高电压。如SN7407输出管允许的最大负载电流为40mA，截止时耐压30V，足以直接驱动小型继电器。,OC门外接负载电阻的计算方法,OC门与OD门外接负载电阻的计算方法基本相同。唯一不同的一点是在多个负载门输入端并联的情况下，低电平输入电流的数目不一定与输入端的数目相等。,当所有OC门同时截止时，输出为高电平。为使高电平不低于规定的VOH值，显然RL不能选得过大。因此RL应满足：,VCC是外接电源电压，IOH是每个OC门输出三极管截止时的漏电流，IIH是负载门每个输入端的高电平输入电流。,当负载门的输入端为高电平时，无论负载是m个与输入端并联还是m个或输入端并联，总的高电平输入电流都等于单个输入端高电平输入电流的m倍。所以RL(max)表达式中的m都等于并联的输入端数目。,当OC门中只有一个导通时，电流流向如图。因为此时负载电流全部都流入导通的那个OC门，所以RL值不可太小，以确保流入导通OC门的电流不至超过最大允许的负载电流ILM。由此RL应满足：,其中VOL是规定的输出低电平，IIL是每个负载门的低电平输入电流的绝对值。,m的值要视负载门为那种形式的门电路而定。,外接电阻RL的取值范围为：,例：试为右图中的外接负载电阻RL选定合适的阻值。已知G1、G2为OC门，输出管截止时的漏电流为IOH= 200A，输出管导通时允许的最大负载电流为ILM=16mA。G3、G4 和G5均为74系列与非门，它们的低电平输入电流，为IIL=1mA，高电平输入电流为IIH=40A。给定VCC=5V，要求OC门输出的高电平VOH3.0V，低电平VOL0.4V。,解：由题意可得：,选定的