电第1章概述 ppt课件

CPLD/FPGA技术与应用,孙静 物理与机械电子工程学院,CPLD/FPGA技术与应用,教学安排,总学时62学时 课堂讲授46学时（1-15周） 实验16学时（4个验证性实验、2个设计性实验） 15-18周,教学内容,可编程逻辑器件,EDA开发软件使用,VHDL硬件描述语言,CPLD/FPGA技术与应用,教材,EDA技术与VHDL，潘松，科学出版社 EDA技术与FPGA应用设计，张文爱，电子工业出版社 EDA技术与应用教程，王正勇，高等教育出版社,参考书,CPLD/FPGA技术与应用,考核方式,本课程为考试课！ 最终成绩=平时成绩+实验成绩+期末成绩 100% = 10% + 20% + 70%,第 1 章 概 述,CPLD/FPGA技术与应用,CPLD/FPGA技术与应用,手工设计：设计者 + 纸 + 笔 自动设计：设计者 + EDA技术,CPLD/FPGA技术与应用,1.1 EDA技术及其发展,什么是EDA？ Electronic Design Automation，即电子设计自动化 EDA是在计算机的辅助下完成电子产品设计的一种先进的硬件设计技术。 EDA是立足于计算机工作平台开发出来的一整套先进的设计电子系统的软件工具。,CPLD/FPGA技术与应用,1.1 EDA技术及其发展,什么是EDA？ EDA技术作为现代电子设计技术的核心，它依赖功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言HDL (Hardware Description Language)为系统逻辑描述手段完成的设计文件，自动地完成逻辑化简、逻辑分割、逻辑综合、结构综合（布局布线），以及逻辑优化和仿真测试等项功能，直至实现既定性能的电子线路系统功能。,CPLD/FPGA技术与应用,什么是EDA？,PLD：Programmable Logic Device，可编程逻辑器件,CPLD/FPGA技术与应用,EDA技术的涵义,EDA技术的内涵从广义的角度包含了： 半导体工艺设计自动化； 可编程器件设计自动化； 电子系统设计自动化； 印刷电路板设计自动化； 仿真与测试、故障诊断自动化； 形式验证自动化。,CPLD/FPGA技术与应用,EDA技术设计电子系统的特点,用软件的方式设计硬件； 用软件方式设计的系统到硬件系统的转换是由有关的开发软件自动完成的； 设计过程中可用有关软件进行各种仿真； 系统可现场编程，在线升级； 整个系统可集成在一个芯片上，体积小、功耗低、可靠性高。,CPLD/FPGA技术与应用,EDA技术的发展三个阶段,CPLD/FPGA技术与应用,20世纪70年代的计算机辅助设计 (Computer Assist Design，简称CAD)阶段 美国ACCEL公司开发的Tango布线软件。 这时的EDA工具软件仅能完成辅助设计工作，无法完成系统功能和性能的验证工作。,EDA技术的发展,CPLD/FPGA技术与应用,20世纪80年代的计算机辅助工程设计 （Computer Assist Engineering Design，简称CAE）阶段 随着微电子工艺的发展，相继出现了集成上万只晶体管的微处理器、集成几十万直到上百万储存单元的随机存储器和只读存储器。低密度的可编程逻辑器件(PAL和GAL)日趋成熟。 这一时期出现了一些设计和验证的工具软件。当时的Mentor、Daisy System及Logic System等公司推出了含有电路图编辑及逻辑仿真功能的EDA工具软件，它们是以数字电路设计验证工具为代表，主要解决电路，尤其是数字电路设计完成之前的功能验证（仿真）问题。,CPLD/FPGA技术与应用,20世纪90年代的电子系统设计自动化 （E1ectronic Design Automation，简称EDA）阶段 90年代，随着微电子技术的发展，特别是可编程逻辑器件的发展，微电子厂家可以为用户提供各种规模的可编程逻辑器件，使设计者可以通过设计芯片实现电子系统功能。设计师逐步从使用硬件转向设计硬件，从单个电子产品开发转向系统级电子产品开发，这时的EDA工具以系统级设计为核心。 这一时期的EDA工具门类齐全，能够提供系统设计的全部工具，如描述设计功能的设计输入工具、验证设计和评估性能的仿真工具、具有逻辑综合和设计优化的设计工具以及完成芯片和系统实现的物理实现工具。,CPLD/FPGA技术与应用,EDA技术的发展,EDA技术在进入21世纪后，得到了更大的发展： 电子设计成果自主知识产权 仿真和设计EDA软件不断推出 电子技术全方位纳入EDA领域 传统设计建模理念发生重大变化 EDA使得电子领域各学科的界限更加模糊更加互为包容 更大规模的FPGA和CPLD器件的不断推出 EDA工具ASIC设计涵盖大规模电子系统及复杂IP核(Intellectual Property Core，知识产权核) 模块 软硬件IP核在电子行业广泛应用 SoC(System on a Chip,系统级芯片 )高效低成本设计技术的成熟 硬件描述语言出现(如System C)设计和验证趋于简单,CPLD/FPGA技术与应用,*IP核,IP核是一段具有特定电路功能的硬件描述语言程序，该程序与集成电路工艺无关，可以移植到不同的半导体工艺中去生产集成电路芯片。利用IP核设计电子系统，引用方便，修改基本元件的功能容易。 IP核可分为软核、固核和硬核。 软核是用VHDL、Verilog HDL等硬件描述语言描述的功能模块，是与具体实现的工艺无关的IP核。 固核是以网表文件的形式提交用户使用的IP核，是完成了综合后的可重用IP模块。 硬核是一些已经经过布局、并对尺寸和功耗进行优化的、不能由使用者修改的IP核。硬核以设计的最终阶段产品掩膜提供。利用硬核进行集成电路设计难度大，但是容易成功流片。,像流水线一样通过一系列工艺步骤制造芯片,CPLD/FPGA技术与应用,EDA技术的发展,EDA技术在进入21世纪后，得到了更大的发展： 电子设计成果自主知识产权 仿真和设计EDA软件不断推出 电子技术全方位纳入EDA领域 传统设计建模理念发生重大变化 EDA使得电子领域各学科的界限更加模糊更加互为包容 更大规模的FPGA和CPLD器件的不断推出 EDA工具ASIC设计涵盖大规模电子系统及复杂IP (Intellectual Property，知识产权)核模块 软硬件IP核在电子行业广泛应用 SoC(System on a Chip,系统级芯片 )高效低成本设计技术的成熟 硬件描述语言出现(如System C)设计和验证趋于简单,CPLD/FPGA技术与应用,1.2 EDA技术实现目标,目标：完成ASIC的设计和实现。,SoPC/SoC(可编程片上系统/片上系统 ),ASIC (Application Specific Integrated Circuit，专用集成电路)指专门为某一应用领域或为专门用户需要而设计制造的LSI或VLSI电路，它可以将某些专用电路或电子系统设计在一个芯片上，构成单片集成系统。,CPLD/FPGA技术与应用,*单片电子系统(SoC）,单片电子系统又称片上系统（System On Chip,SoC），随着半导体的深亚微米技术发展，使得PLD的性能和密度能够满足系统一级的设计，即可以把CPU、存储器、周边控制器等整个系统集成（整合）到一个（大规模的PLD）芯片内，这称作片上系统。,CPLD/FPGA技术与应用,*可编程片上系统(SoPC),可编程片上系统(SoPC，System on a programmable Chip )具有片上系统（SoC）的特点，即由单个芯片完成整个系统的主要逻辑功能。 与片上系统（SoC）的不同点，它是可编程系统。使用者可以通过编程，重新设计或修改系统的逻辑功能。,CPLD/FPGA技术与应用,1.2 EDA技术实现目标,目标：完成ASIC的设计和实现。,SoPC/SoC(可编程片上系统/片上系统 ),CPLD/FPGA技术与应用,2. 半定制或全定制ASIC（掩模ASIC ）,1. 可编程逻辑器件FPGA/CPLD（可编程IC，或可编程ASIC ）,1.2 EDA技术实现目标,（1）门阵列ASIC掩膜可编程门阵列MPGA,（2）标准单元ASIC库,（3）全定制ASIC,3. 混合ASIC混合ASIC为SOC和SOPC的设计实现提供了便捷的途径。,CPLD/FPGA技术与应用,1.2 EDA技术实现目标,超大规模可编程逻辑器件 FPGA: Field Programmable Gate Array，现场可编程门阵列 CPLD: Complex Programmable Logic Device，复杂可编程逻辑器件 硬件结构不同： CPLD内部结构是ROM，可擦除次数少，现在为几千次； FPGA内部结构是RAM，理论上可擦除无数次，厂家公布10万次，集成门数多，但需加ROM，大电路多采用。,CPLD/FPGA技术与应用,1.2 EDA技术实现目标,超大规模可编程逻辑器件 生产厂家20家左右。 在国内占有市场份额较大（70%）的主要是： Xilinx （欧美）【综合器，最早开发CPLD】 Altera（亚洲）【综合器，最早开发FPGA；开发软件：MAX+PLUSII、QuartusII、DSP Builder；主流FPGA产品：Cyclone(飓风)，CycloneII、Startix，StratixII】 Lattice【莱迪思公司，模拟技术比较好】,CPLD/FPGA技术与应用,2. 半定制或全定制ASIC（掩模ASIC ）,1. 可编程逻辑器件FPGA/CPLD（可编程IC，或可编程ASIC ）,1.2 EDA技术实现目标,（1）门阵列ASIC掩膜可编程门阵列MPGA,（2）标准单元ASIC库,（3）全定制ASIC,3. 混合ASIC混合ASIC为SOC和SOPC的设计实现提供了便捷的途径。,半定制：一种约束性设计方法。约束的目的是简化设计、缩短设计周期和提高芯片的产品率。,全定制是一种基于晶体管级的设计方法，它主要针对要求得到最高速度、最低功耗和最省面积的芯片设计，其设计周期较长，设计成本较高，适用于对性能要求很高（如高速芯片）或批量很大的芯片（如存储器、通用芯片）的设计生产。,CPLD/FPGA技术与应用,1.1.2 ASIC及其设计方法,门阵列：是一种预先制造好的硅阵列（称母片），内部包括几种基本逻辑门、触发器等，芯片中留有一定的连线区。用户根据所需要的功能设计电路，确定连线方式，然后再交生产厂家布线。 标准单元：是以预先配置好、经过测试的标准单元库为基础的。设计时选择库中的标准单元构成电路，然后调用这些标准单元的版图，并利用自动布局布线软件（CAD工具）完成电路到版图一一对应的最终设计。和门阵列相比，标准单元设计灵活、功能强，但设计和制造周期较长，开发费用也比较高。,CPLD/FPGA技术与应用,2. 半定制或全定制ASIC（掩模ASIC ）,1. 可编程逻辑器件FPGA/CPLD（可编程IC，或可编程ASIC ）,1.2 EDA技术实现目标,（1）门阵列ASIC掩膜可编程门阵列MPGA,（2）标准单元ASIC库,（3）全定制ASIC,3. 混合ASIC混合ASIC为SOC和SOPC的设计实现提供了便捷的途径。,混合ASIC指既具有面向用户的FPGA可编程功能和逻辑资源, 同时也含有可方便调用和配置的硬件标准单元模块,如 CPU、RAM、ROM、硬件加法器、乘法器、锁相环等。,CPLD/FPGA技术与应用,1.3 硬件描述语言,硬件描述语言： Hardware Description Language ， 简称HDL VHDL Verilog HDL System Verilog System C,CPLD/FPGA技术与应用,(1) VHDL的发展历史,VHDL：VHSIC (Very High Speed Integrated Circuit) Hardware Description Language 超高速集成电路硬件描述语言 1987年底，VHDL被IEEE ( The Institute of Electrical and Electronics Engineers，美国电气与电子工程师协会)和美国国防部确认为标准硬件描述语言。,VHD版本主要有3个：最早是87版的VHDL，标准代号IEEE1076 。此后IEEE对VHDL进行了修订，公布了新的VHDL标准，即IEEE1076-1993版（俗称93版VHDL），目前最新VHDL版本是IEEE1076-2002。,CPLD/FPGA技术与应用,(2) Verilog HDL的发展历史,在1983年由GDA公司的Phil Moorby模仿C语言开发了一种名为Verilog 硬件描述语言。 在1985年Moorby设计出了第一个关于Verilog HDL的名为Verilog-XL的仿真器。 1989年，Gateway Design Automation公司连同Verilog (HDL)和Verilog-XL（仿真器）一起并入Cadence Design System公司。 1995年5月，第1个官方的IEEE Verilog发布，正式名称为IEEE1364-1995，非正式名称为Verilog95。 Verilog很快变得非常流行，问题是不同的公司开始在不同的方向上扩展这个语言。针对这种情况，1991年建立了一个叫做国际开放Verilog (OVI)的非盈利组织，代表当时所有主要的EDA厂商来管理Verilog HDL。,CPLD/FPGA技术与应用,*Verilog HDL的发展历史,CPLD/FPGA技术与应用,(3) System-Verilog的发展历史,2005年System-Verilog 1800-2005标准公布，更使得Verilog语言在综合、仿真验证和模块重用等性能方面有大幅度的提高。 System-Verilog是1997年一个名叫做Co-Design Automation的公司发明的，它把Verilog的简练与C语言的强大能力结合了起来，是已有Verilog基础上的增强。,CPLD/FPGA技术与应用,(4) System C的发展历史,System C是C+语言的硬件描述扩展，主要用于ESL（电子系统级）的建模与验证。System C并非是好的RTL(寄存器传输级)语言（即可综合的、硬件可实现描述性质的语言），而是一种系统级建模语言。 将System C和System Verilog组合起来，能够提供一套从ESL至RTL验证的完整解决方案。System C源代码可以使用任何标准C+编译环境进行编译，生成可执行文件；运行可执行文件。 对System C的综合还不完善，但已经有工具支持。,CPLD/FPGA技术与应用,1.4 基于HDL的自顶而下设计方法,传统的数字系统设计方法 采用自下而上的设计方法：以固定功能元件为基础，基于电路板的设计方法，主要设计文件是电路原理图。,CPLD/FPGA技术与应用,问题的提出(实例),设计一个电子秒表电路，使之完成以下功能： 按0.01s的步长进行计时； 具有异步清零和启动/停止计数功能； 并用数码管显示其秒高位、秒低位，百分秒高位、百分秒低位。 为便于显示，秒和百分秒信号均采用BCD码计数方式。,CPLD/FPGA技术与应用,解决方案1 传统的数字系统设计方法,根据设计要求划分功能模块； 确定输入和输出的关系，画出真值表； 由真值表写出逻辑表达式； 利用公式或卡诺图进行人工化简； 根据化简后的逻辑表达式画出电路原理图； 在面包板上进行实验，验证电路的正确性； 若无错误，再在透明薄膜上用贴图符号贴PCB图； 检查后送制板厂制板； 对PCB板进行安装、调试，若有大的错误，修改设计，重复以上过程，重新制板。,搭积木的方式！ 基于电路板的设计方法采用固定功能的器件（通用型器件），通过设计电路板来实现系统功能,CPLD/FPGA技术与应用,*传统的数字系统设计方法的缺点,设计周期长，灵活性差，耗时耗力，效率低下。 设计依赖于设计师的经验。 设计后期的仿真不易实现。 调试复杂，容易出错； 设计依赖于现有的通用元器件。芯片种类多，数量大，受市场的限制； 产品体积大。,CPLD/FPGA技术与应用,解决方案2 现代的数字系统设计方法,基于芯片的设计方法采用PLD（可编程逻辑器件），利用EDA开发工具，通过芯片设计来实现系统功能。,EDA软件,空白PLD,+,数字系统,编程,CPLD/FPGA技术与应用,现代数字系统设计的特点,现代数字系统的设计采用EDA方法。EDA方法是一种自上而下(Top - Down)的设计方法，其方案验证与设计、系统逻辑综合、布局布线、性能仿真、器件编程等均由EDA工具一体化完成。 自顶向下的设计，就是根据整个系统的功能，按照一定的原则把系统划分成若干个子模块，然后分别设计实现每个子模块，最后将这些子模块组装成完整的数字系统。层次化设计方法 由于整个设计是从顶层开始的，设计中可逐层描述，逐层仿真，保证满足系统指标。结合应用领域的具体要求，及时调整设计方案，进行性能优化，从而保证了设计的正确性，缩短了设计周期。,CPLD/FPGA技术与应用,*自上而下(Top - Down)的设计流程,CPLD/FPGA技术与应用,现代数字系统设计的优点,设计效率和质量提高，设计周期缩短、成本降低 能更充分地发挥设计人员的创造性，设计者拥有完全的自主权 设计成果的重用性大大提高，省去了不必要的重复劳动 可以在电子设计的各个阶段、各个层次进行计算机模拟验证 良好的可移植与可测试性，为系统开发提供了可靠的保证 能将所有设计环节纳入统一的自顶向下的设计方案中 自动设计能力、不同内容的仿真模拟、完整的测试,CPLD/FPGA技术与应用,【传统方法与EDA设计方法的比较】,CPLD/FPGA技术与应用,1.5 应用于FPGA/CPLD的EDA开发流程,CPLD/FPGA技术与应用,设计输入,图形输入,在EDA软件的图形编辑界面上绘制能完成特定功能的电路原理图。,CPLD/FPGA技术与应用,设计输入,HDL文本输入 采用某种硬件描述语言（HDL）的电路设计文本，进行编辑输入。,VHDL,Verilog HDL,SystemVerilog,SystemC,VHDL