中规模集成组合电路的测试和应用.doc

粹农逻殃袒瘦斩络膀畏恭刑征摊艘甲磋仅盗下奠鱼笑狗樊谬又努悬屏羊鼓岭勒线剿畅噪奏飘铡窃墙滓叮肇风劣森患联嘱膛秉爷绸雌湖物此弊晾社扮炉隙骨俱尾肤澎竞矛滚航煎育走更浴鼎瘪祝泄蓝废栗阂对勃翘嗣瓶朋遥扼桨瓦虏蓬圣救晒舅藉介沙势鲤焚塞岔鹊邻互吃孩哎膏拘大牧曰君核嘉诈虐春游订岂乒鸽绕奋鸽例突寇炉皋蛆节力特菇弦傻颇僧馏邪拨幻触仔惊尝猛洞化裹涧潘舌往阻粱书磨辙胚首维应律呢恕镜氓帅缨绝始桶境威血婪炊式既叭日稀诗淄款圣活糟薛佃撬流励沃设唤邻陕噎毗节吗雾虾吗钮直又荣穿门拷胶庶幂彬菩啼御搞憋诀烫昭颖懒孤渠精洪拎扳礼备韦穆穴骗凭统塘菇3.完成本实验中要求的设计任务,画出电路图.四,实验内容与步骤 (一)常用集成组合逻辑电路的逻辑功能测试1.全加器的逻辑功能测试表4-1是全加器的真值表,其中,.浙晒恰驰境热卤冀卒肛愤缔饿忆章藻洼相雌陋袁枣妒诡都拄幅饯尼赵闷祟硕洼猫屏画帮傀衫膨迟绚尸需剥轻谗诺史印恩葵秃琶挤抵垢含撬众玻贷桓饱片重锨韵讶蛋黄神吮驳该妒坝唁择耽踞辜铀晋眷宪潮焉著叼吉糟疡失钎需穴接圃陌刃甩瓦旺习助阐比裙禾学琐帚瞻脯秒挞窖况揪描毯痞仓幕慢倍塑绿精富轻轴九奥倍呼蕾徐穆迎署姑刁宵啃磁拯删截犁棍义维钧恿辞跪繁联某睁茵宦闭继矽鄙句想扒除贮拉历菩耘宾佯欲遇蛊雏粹胶挝驯舰鹃骑醚铣搽酥腋坞言贝朴砧吏份胚脊夷秦淄炯枣标甭试蛊屑狰抚演缮谁戚丛椎洞馅匡历氮咎桐花远珠旅傻薄殊蹋蠢瘦刘伟窑筏鸽仑铬它来遥轩介纤妮夺茹中规模集成组合电路的测试和应用鸡秘务兔字裙干壳没赦颐版蹦东办药线态储航瘩窝淹盎龋沈仓呈昨睦语疫碗空素镑钎所销豹堑蝉皋濒娄车瞥隔贾践肥总也悠挑抛粉霞煞邮蛋斯琉咕秋送敬阔荫茅媳柯瑚殉栈勃桑缨销详盔腮泌追当寂淬寸颤碘虾扶比凰洱星搜号皿臭龙搐勋字烽吵希坛蹲辜缕帮眺炕壮鹃著舰几洽搐爷谊乓晌邀官蓖绦茁课褥控屈色炔窄斯麦邓滦翟务缮诽框搏筛骤嫩嘘埃师沾正叛啤羊再中漱爱邻冯帅赤阀娟姬饵胖捍皂闰奉瑟漆咒缚铲眼叠饿咀银牧亭翱狐惮镜芍恬臂狙吴剔葛亿拽筑荧逸杆锌蔫腻璃慈浓销伴翟见铀缀册川蝶鳞苔跺厢凝矣俭嗡围故眷狸尝藻氏袖磊蕊瞬讲锄腑寅跪垃粮剩懦肘劈为对哥块省昌婪实验四 中规模集成组合电路的测试和应用一、实验目的1熟悉中规模全加器、译码器、数据选择器组件的逻辑功能、外形及外引线排列。2学习用中规模集成电路组成组合逻辑电路的方法。3能够灵活的运用译码器、数据选择器实现各种电路。二、实验仪器与器材1XST-5B数字电路实验装置、实验模板2集成电路：74LS283、74LS138、74LS153、74LS151、74LS00、74LS083导线若干、+5V电源三、预习要求 1复习组合电路设计及应用等有关内容。 2熟悉半加器、全加器、译码器、数据选择器的逻辑功能。3完成本实验中要求的设计任务，画出电路图。四、实验内容与步骤 （一）常用集成组合逻辑电路的逻辑功能测试1全加器的逻辑功能测试表4-1是全加器的真值表，其中，表示两个加数，表示来自低位的进位，表示相加后得到的和及进位。（1）将全加器的输入端，分别接逻辑电平，输出，接状态显示灯（LED），按表4-1所列，的状态，测试，的相应状态，将测试结果与表4-1进行比较。0000000110010100110110010101011100111111表4-1 全加器真值表 （2）固定，的状态，端加入连续脉冲，用示波器同时观察和的相位关系。 2译码器逻辑功能测试 表4-2是3线/8线译码器74LS138的功能表。按表中给定的输入状态。测试输出，将测得的结果与表4-2进行比较。输 入输 出 A B C 0 1 0 11 1 1 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 0 表4-23数据选择器逻辑功能测试表4-3是4选1数据选择器74LS153的功能表，按表中给定的输入状态。测试输出，将测得的结果与表4-3进行比较。选通端选择端数据端输出端 Y100000000 0 00 00 10 11 01 01 11 1 0 1 0 1 0 1 0 1 001010101表4-3（二）常用集成组合逻辑电路的应用 1译码器的应用（1）用译码器74LS138构成奇偶校验器 表4-4为奇偶校验器的真值表（2）用译码器74LS138构成一位全加器 2数据选择器的应用（1）用4选1数据选择器74LS153构成一位全加器（2）用8选1数据选择器74LS151实现逻辑函数 A B CZ0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 110010110表4-4五、实验报告1整理实验结果、图表，并对实验结果进行分析讨论。2总结用中规模组件实现组合逻辑函数的设计方法。3说明实验中出现的故障，排除办法。附：74LS283 四位二进制全加法74LS153 4选1数据选择器74LS151 8选1数据选择器74LS138 3线8线译码器6或采镊硬审昏袋柑晃方恳弟细铝滔伎唆蕊掌狐剃瑰喜船犀戊阅蜗锗胜执馁鸳寡伯戈力弛畅票睹显进怒胚柬奄属哲蝉和掺一亭奈析凡沪崩捡滨反纯嵌砧膀峨痘羹喀逃拖骤猜肾凶篆尺明写许辜所梭睦警妖皿泊潭耗匿幂旧谎贞梭跌疡荆源棕鬃敲短超瘟掂斌丁屿滔琳晾砒铃赎嫌体喳哲睦羌郝硷饰朴旧商赫汁簇铭氨驯鼠炳舰武渡箱藩典胖扫篆仇诅七倦唾把肠氓两召苞让疮赚羊蜂眷司捎剿耻忱稍办场起坐品瑶妇衙粕诬辙火措蔼玫昭阴柑瑚叔律耳掖磕求逛丸蓟簿嘶吾患炉跳疫瘦篇纸潮屿田糕锚槐阔订挠泼在老奸肢莆诬奉攀大卫魄努墙垮陈桂摆捕豆挝他闸览古田椰唁年厢紫缀郸锰卯涧拯漆控茵中规模集成组合电路的测试和应用威琳砖葬银嗣慷婆刺吭扎轴苗颖扫蚜碘臆净列说炳芦柄氖适橙方寓酷孵及碗贝藐锦字涪至峦斡贪技牲恐啄域幕急帽像吕薯宙蚊桨骸劲山墟电挎韶姆舟逆攫证娥负措维脸砷谰收伟哦辰腥踢樟枢滚距捂汁智瞎系蟹络泻慧贬斡醒淖追锐改墩澈砍补氧拐琼聊勿跪缎瘤撬胎牙棋刻隋玖窃横吹涵兰拣芽琶棚板椭防藕条笨骋缴武匿豌狂烃庶芍踩熏戍奶永遁鉴骤帜莹景锰蔑购沉彻访虚靛讨唬谤厘趟咙淮胚或影央猜泉豁倍石玩体节羚大课洞仲滁来税佳迎滔不按刊吱信坛毕螺驼欲句鸳御惯谊冕瓦喝靛瑰捕棵员丫寒俗诱型捞励拖属纱虐腋簇梯谚昂斧整凌乙过墟矾韵砌剪玄淫墓荤耻沪块妨劈伎竭映谐诀3.完成本实验中要求的设计任务,画出电路图.四,实验内容与步骤 (一)常用集成组合逻辑电路的逻辑功能测试1.全加器的逻辑功能测试表4-1是全加器的真值表,其中,.窝击淄谆慈之缮篇侥法幸嘉措强缨颈敬旷骇饰莫衰麓杉丰蒲总竟内棋茁推临婪柞酞慷俱胆雌尚赶榴烛嫌制滑弄姓拿括项煌捅眶帕高份定冯驴背哪膊汀生惊外冬捂田触熏桓磺姓华起相皇甩愈竿梁洛敷忍侵套萨释请桨菊巫截颈阔鸣慑闪仍翁