数字电子技术简明教程复习题及答案.doc

数字电子技术基础简明教程复习题及答案一、填空题1、(238)10( 11101110 )2 ( EE )16。(110110.01)2( 36.4 )16( 54.25 )10。P352、德摩根定理表示为 ( ) , ( )。P123、数字信号只有（ 两 ）种取值，分别表示为（ 0 ）和（ 1 ）。P73、P3974、异或门电路的表达式是( )；同或门的表达式是( ) 。P10、P155、组成逻辑函数的基本单元是（ 最小项 ）。P176、与最小项相邻的最小项有( )、( ) 和 ( ABC ) 。P237、基本逻辑门有（ 与门 ）、（ 或门 ）和（ 非门 ）三种。复合门有（ 与非门 ）、（ 或非门 ）、（ 与或非门 ）和（ 异或门 ）等。P9108、卡诺图中几何相邻的三种情况是（ 相接相邻 ）、（ 相对相邻 ）和（ 相重相邻）。P239、逻辑函数的公式化简的方法是（ 并项法 ）、（ 吸收法 ）、（ 消去法 ）和（ 配项消项法 ）等。 P2021 .10、最简与或式的定义是乘积项的（ 个数最少 ），每个乘积项中相乘的（ 变量个数也最少）的与或表达式。P1811、在正逻辑的约定下，“1”表示（ 高电平 ），“0”表示（ 低电平 ）。在负逻辑的约定下，“1”表示（ 低电平 ），“0”表示（ 高电平 ）。P74、P9112、一般TTL门电路输出端( 不能 )直接相连，实现线与。(填写“能”或“不能”) P110、P12413、三态门的三种可能的输出状态是( 高电平 )、( 低电平 )和( 高阻态 )。P108、P12514、实现基本和常用逻辑运算的(电子电路)，称为逻辑门电路，简称门电路。P10、P7315、在TTL三态门、OC门、与非门、异或门和或非门电路中，能实现“线与”逻辑功能的门为（OC门），能实现总线连接方式的的门为（三态门）。P108110、P12412516、T TL与非门的多余输入端不能接（ 低 ）电平。P11617、门电路的负载分为( 拉电流 )负载和( 灌电流 )负载两大类。P97、P11718、真值表是将输入逻辑变量的（ 所有可能取值 ）与相应的（ 输出变量函数值 ）排列在一起而组成的表格。P3219、组合逻辑电路是指任何时刻电路的稳定输出，仅仅只决定于（该时刻各个输入变量的取值）。P14320、用文字、符号或者数码表示特定对象的过程叫做（ 编码 ）。把代码的特定含义翻译出来的过程叫（ 译码 ）。在几个信号同时输入时，只对优先级别最高的进行编码叫做（ 优先编码 ）。P160、P162、P17521、两个1位二进制数相加，叫做（半加器）。两个同位的加数和来自低位的进位三者相加，叫做（全加器）。P14922、比较两个多位二进制数大小是否相等的逻辑电路，称为(数值比较器)。P15423、半导体数码显示器的内部接法有两种形式：共(阳)极接法和共(阴)极接法。对于共阳接法的发光二极管数码显示器，应采用(低)电平驱动的七段显示译码器。P18524、能够将（ 1个 ）输入数据，根据需要传送到（ m 个 ）输出端的任意一个输出端的电路，叫做数据分配器。P19225、在多路传输过程中，能够根据需要将（ 其中任意一路挑选出来 ）的电路，叫做数据选择器，也称为多路选择器或多路开关。P18726、触发器又称为双稳态电路，因为它具有（ 两个 ）稳定的状态。P22927、根据逻辑功能不同，触发器可分为（ RS触发器 ）、（ D触发器 ）、（ JK触发器 ）、（ T触发器 ）和（ T触发器 ）等。根据逻辑结构不同，触发器可分为（ 基本触发器 ）、（ 同步触发器 ）和（ 边沿触发器 ）等。P23026028、JK触发器在JK00时，具有（ 保持 ）功能，JK11时；具有（ 翻转 ）功能；JK01时，具有（ 置0 ）功能；JK10时，具有（ 置1 ）功能。P256257、P25929、JK触发器具有（ 保持 ）、（ 置0 ）、（ 置1 ）和（ 翻转 ）的逻辑功能。D触发器具有（ 置0 ）和（ 置1 ）的逻辑功能。RS触发器具有（ 保持 ）、（ 置0 ）和（ 置1 ）的逻辑功能。 T触发器具有（ 保持 ）和（ 翻转 ）的逻辑功能。T触发器具有（ 翻转 ）的逻辑功能。P25926030、边沿触发器具有共同的动作特点，即触发器的次态仅取决于CP信号（ 上升沿或下降沿 ）到来时刻输入的逻辑状态，而在这时刻之前或之后，输入信号的变化对触发器输出的状态没有影响。P250、P25531、基本RS触发器的特性方程是（ ）；其约束条件是（ ）。JK触发器的特性方程是（ ）；D触发器的特性方程是（ ）；T触发器的特性方程是（ ）；T触发器的特性方程是（ ）。P236P26032、时序逻辑电路的逻辑功能的特点是任何时刻电路的稳定（ 输出 ），不仅和（ 该时刻的输入信号 ）有关，而且还取决于（ 电路原来的状态 ）。P27833、时序逻辑电路一定包含有作为存储单元的（ 触发器 ），时序电路中可以没有（ 组合 ）电路，但不能没有（ 触发器 ）。P27934、时序逻辑电路的逻辑功能通常可用（ 逻辑表达式 ）、（ 状态表 ）、（ 卡诺图 ）、（ 状态图 ）和（ 时序图 ） 等方式描述。P27928035、时序逻辑电路按触发器时钟端的连接方式不同可以分为( 同步时序逻辑电路 )和( 异步时序逻辑电路 )两类。P28036、可以用来暂时存放数据的器件称为( 寄存器 )。寄存器分为（ 基本寄存器 ）和（ 移位寄存器 ）两种。P34234337、若ROM有5根地址输入线，有8根数据输出线，则ROM的字线数为（ 32 ），ROM的容量为（ 256 ）。P20638、把移位寄存器的（ 输出 以一定方式馈送到 ）串行输入端 ，即得到（ 移位寄存器型 ）计数器。P35639、一个十进制加法计数器需要由（ 4个 ）JK触发器组成。 P32140、RAM与ROM比较，其优点是（ 读写方便，使用灵活 ）；缺点是（ 掉电丢失信息 ）。P36441、顺序脉冲发生器可分成（ 计数型 ）和（ 移位型 ）两大类。P37142、555定时器由（ 分压器 ）、（ 比较器 ）、（ 基本RS触发器 ）、（ 晶体管开关 ）和（ 输出缓冲器 ）五部分组成。P39839943、施密特触发器有两个稳定状态（ “0”态和“1”态 ），其维持与转换完全取决于（ 输入电压的大小 ）。P40140244、单稳态触发器状态有一个（ 稳定状态 ）和一个（ 暂稳状态 ）。P40645、多谐振荡器是一种（ 自激振荡 ）电路，它没有（ 稳态 ），只有两个（ 暂稳态 ）。它不需要外加触发信号，就能自动的输出（ 矩形 ） 脉冲。P41441546、石英晶体多谐振荡器的振荡频率仅决定于晶体本身的( 谐振频率 )，而与电路中( RC )的数值无关。P41947、多谐振荡器是( 脉冲产生电路 )；施密特触发器和单稳触发器是( 脉冲整形电路 )。P39748、AD转换器是把（ 模拟量 ）转换为（ 数字量 ）的转换器。D/ A转换器是把（ 数字量 ）转换为（ 模拟量 ）的转换器。P42549、衡量D/A和A/D转换器性能优劣的主要指标都是（ 转换精度 ）和（ 转换速度 ）。P42550、A/D转换过程四个步骤的顺序是（ 采样 ）、（ 保持 ）、（ 量化 ）、（ 编码 ）。P432二、选择题1、数字电路中使用的数制是（ B ）。P2 A、十进制 B、 二进制 C、十六进制 D、八进制2、二进制数1111100.01对应的十进制数为( D )。P3 A、140.125 B、125.50 C、136.25 D、124.253、十进制数127.25对应的二进制数为( A )。P4 A、1111111.01 B、10000000.1 C、1111110.01 D、1100011.114、将二进制、八进制、十六进制数转换为十进制数的共同规则是（ C ）。P45 A、除十取余 B、乘十取整 C、按权展开 D、以上均可5、标准与或式是由（ D ）构成的逻辑表达式。P17 A、最大项之积 B、最小项之积C、最大项之和 D、最小项之和6、函数的最简与或式为( C )。P2027 A、AB B、 C、1 D、07、n个变量可以构成（ C ）个最小项。P16 A、n B、2n C、2n D、2n18、若输入变量A、B全为1时，输出F=0，则其输入与输出关系是( B )。P16 A、非 B、与非 C、与 D、或9、标准与或式是由（ B ）构成的逻辑表达式。P17 A、与项相或 B、最小项相或 C、最大项相与D、或项相与10、以下表达式中符合逻辑运算法则的是（ D ） 。P1113 A、CC=C2 B、1+1=10 C、01 D、A+1=111、下列逻辑式中，正确的是（ A ）。P15公式18 A、 B、 A+A=1 C、AA=0 D、 AA=112、ABC( C )。P12公式10A、A B、BC C、(AB)(AC) D、AC13、 两者的关系是( A )。P15公式17A、 B、 C、 14、同或逻辑Z对应的逻辑图是（ C ）。P11、P15=1ABZ=1ABZ1ABZ1ABZB、A、C、D、15、有三个输入端的或非门电路，要求输出高电平，其输入端应是( C )。P10A、全部为高电平 B、至少一个端为高电平 C、全部为低电平 D、至少一个端为低电平 16、具有“线与”逻辑功能的门电路有( B )。P110A、三态门 B、集电极开路门 C、与门 D、或门 17、对于负逻辑而言，某逻辑电路为与门，则对于正逻辑而言，该电路为( C )。P91A、与非门 B、或非门 C、 或门 D、与门18、集电极开路门(OC门)在使用时须在( B )之间接一电阻。P124125A、输出与地 B、输出与电源 C、输出与输入19.一个两输入端的门电路，当输入为0和1时，输出不是1的门是（ B ）。P10 A、与非门 B、或非门 C、异或门 20、若在编码器中有50个编码对象，则要求输出二进制代码位数为( B )位。P160 A、5 B、6 C、10 D、5021、如需要判断两个二进制数的大小或相等，可以使用( D )电路。P154A、译码器 B、编码器 C、数据选择器 D、数据比较器22、八输入的编码器按二进制编码时，输出端的个数是（ B ）。P161 A、2个 B、 3个 C、4个 D、8个23、和数据分配器使用相同型号MSI的组合逻辑电路是( A )。见P194A、译码器 B、编码器 C、数据选择器 D、数据比较器24、组合逻辑电路消除竞争冒险的方法有( A )和( B ) 。P216217 A、修改逻辑设计 B、在输出端接入滤波电容 C、后级加缓冲电路 D、屏蔽输入信号的尖峰干扰25、数据分配器输入端的个数是( B )。P192A、2个 B、1个 C、4个 D、8个26、一片容量为1024字节4位的存储器，表示有( C )个存储单元。P206 A、1024 B、4 C、4096 D、827、下列触发器中存在约束条件的是( A )。P236、P238等A、RS触发器 B、JK触发器 C、D触发器 D、T触发器28、JK触发器在时钟脉冲的作用下，如果要使，则输入信号JK应为( A )。P259 A、J=1，K=1 B、 J=0，K=1 C、J=0，K=0 D、J=1，K=029、RS触发器的约束条件是( D )。P236等 A、 R+S =1 B、 R+S=0 C、 RS=1 D、 RS=030、JK触发器欲在CP作用后保持原状态，则JK的值是( D )。P259A、JK11 B、JK10 C、JK01 D、JK0031、Mealy型时序逻辑电路的输出 ( C )。P280A、只与电路的现态有关 B、只与电路的输入有关C、与电路的现态和电路的输入有关 D、与电路的现态和电路的输入无关32、若4位同步二进制加法计数器当前的状态是0111，下一个输入时钟脉冲后，其内容变为( C )。P297 A、0111 B、0110 C、1000 D、001133、4位移位寄存器的现态为1100，左移1位后次态为( B )或 ( C ) 。P350 A、0011 B、1000 C、1001 D、001134、下图所示为某时序逻辑电路的时序图，由此可判断该时序电路具有的功能是( A ) 。P334342 A、十进制计数器 B、九进制计数器 C、四进制计数器 D、八进制计数器CPQ0Q1Q2Q335、构成同步二进制计数器一般应选用的触发器是（ C ）。P297A、D触发器 B、RS触发器 C、JK触发36、构成四位寄存器应选用（ B ）。P345A、2个触发器； B、4个触发器 C、16个触发器37、需用( B )片74LS161构成六十进制计数器。P338339A、1片 B、2片 C、3片 D、4片38、555构成的施密特触发器的回差电压UT为( D )。P402A、VCC B、VCC/2 C、2VCC/3 D、VCC/3 39、能起到定时作用的触发器是( C )。P414A、施密特触发器 B、双稳态触发器 C、单稳态触发器 D、多谐振荡器40、对电压、频率、电流等模拟量进行数字处理之前，必须将其进行( B )。P424A、D/A转换 B、A/D转换 C、直接输入 D、随意三、计算题1、将十进制数63.125转换为二进制数和八进制数。解：(63.125)10= (111111.001)2= (77.1)82、将二进制数1111100.01转换为十六进制数和十进制数。解： (1111100.01)2= (7C.4)16 = (124. 25)103、型号为2764的EPROM地址线为13，位线为8，试计算它的容量。解 ：其容量为：2138=81928=810248=8K8四、逻辑函数式变换 1、用公式法将下列逻辑函数式化简为最简与或表达式解：2、将下列逻辑函数式展开成最小项表达式解： 五、用卡诺图化简法将下列函数化简为最简与或表达式 解：ABCD00000111100111100111000010110000ABCD00000111100111101111010010 六、作图题1、电路及CP、S、R的波形如图1所示，试对应画出的波形。P272页4.4题QQ 图12、边沿触发器及CP、J、K的波形如图2所示，试对应画出的波形。P272页4.5题QQ 图23、边沿触发器及CP、D的波形如图3所示，试对应画出的波形。P272页4.6题QQ 图34、电路及A、B和CP的波形如图4所示，试画出Q端的波形，设触发器的初始状态Q1。ABCP =1ABCPQDQABDQCP 图4解：，故根据A、B的波形异或可先画出D触发器的D端波形，然后再根据D端的波形画出D触发器的Q端波形。如图4右图所示。5、已知JK触发器电路和A、B和CP的波形如图5所示，试画出JK触发器Q端的波形，设触发器的初始状态Q0。解：JKAB，故根据A、B的波形相与可先画出JK触发器的J、K端波形，然后再根据J、K端的波形画出JK触发器的Q端波形。如图5右图所示。CPABABCP1J1K&QQCPABJKQ图5七、分析题1、组合电路如图6所示，分析该电路的逻辑功能。 图6解：、写表达式：,、化简与变换：、由表达式列出真值表：、分析逻辑功能 ： 当A、B、C三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。1&ABCY1112、试分析图7所示电路的逻辑功能。解：由电路可直接写出输出的表达式为：逻辑功能：输入奇数个“1”，输出为“1”。 图7 1&ABF1&1&1F2F33、试分析图8所示电路的逻辑功能。解：由图8电路，写出各输出端的逻辑函数式为：根据上式，列出真值表如下。A BF1 F2 F30 00 11 01 10 1 01 0 00 0 10 1 0 图8由表可见，当AB时，F11；当AB时，F31；当AB时，F21。故该电路为1位数值比较器。4、试分析图9所示时序电路的逻辑功能。（各触发器的初始状态均为0。）Q1Q0CP&1J1KQQ1J1KQQZ1C1C1图9解： 写出时钟方程、驱动方程和输出方程时钟方程：CP0CP1CP驱动方程：输出方程： 求状态方程：JK触发器的特性方程为：Q0Q1ZCP0001/0/01011/1/Z/0 列状态表、画状态图和时序图 状态表CPQ1n Q0nQ1n+1 Q0n+1Z0 00 100 11 001 01 101 10 01 功能说明：该电路是带进位输出的同步四进制加法计数器电路。5、试分析图10所示时序逻辑电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出状态图，说明电路能否自启动。Q1Q0CP&1J1KQQ1J1KQQZ1C1C1解：图所示为摩尔型同步时序逻辑电路。由电路图，可写出驱动方程将驱动方程代入JK触发器的特性方程，得到电路的状态方程 图10由电路图，可写出电路的输出方程 00/0/01011/1/0Q1Q0/Z01 根据状态方程和输出方程列出状态表如表所示。0 00 11 01 10 11 00 00 00010画出状态图如图所示。由此可见图示电路为同步三进制加法计数器，以Z为进位输出，具有自启动功能。6、试分析图11所示时序逻辑电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出状态图，说明电路能否自启动。FF1CP&ZQ21DC1Q2&Q11DC1Q2FF2解：图所示为摩尔型同步时序逻辑电路。由电路图，可写出驱动方程将驱动方程代入D触发器的特性方程，得到电路的状态方程 由电路图，可写出电路的输出方程 根据状态方程和输出方程列出状态表如表所示。 图1100/0/01011/1/0Q2Q1/Z01 0 00 11 01 10 11 00 01 00010画出状态图如图所示。由此可见图示电路为同步三进制加法计数器，以Z为进位输出，具有自启动功能。八、设计题1、用与非门设计一个组合逻辑电路，其输入是4位二进制数，当该数大于等于1010时输出为1，否则输出为0。解：输入4 位二进制数用B3、B2、B1、B0表示，输出信号用Y表示，根据题意，直接画出卡诺图，如图12（a ）所示，合并最小项，化简卡诺图得输出函数最简与非式 画电路逻辑图如图 12( b ）所示图12ABC0000111101110110012、在有原变量输入，又有反变量输入条件下，用与非门设计实现逻辑函数的组合逻辑电路。解：、将逻辑函数填入卡诺图中，如右图所示、进行化简得到： 、变换F的逻辑表达式：、画出逻辑电路图如图13所示。AF&BC& 图133、设计一个FX21的组合逻辑电路，其中XX1 X0为二进制数。要求列出真值表，并用最少的与非门实现之。解：2位二进制数X的最大值为3，所以FX21的最大值为10，因此F为4位二进制数，令FF3F2F1F0。按题意列真值表如下表所示。&X0X1F3F2F1F0111&11XFX1 X0F3 F2 F1 F00 00 11 01 10 0 0 10 0 1 00 1 0 11 0 1 0根据真值表可得： 图14逻辑电路图如图14所示。4、设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。解：设楼上开关为A，楼下开关为B，灯泡为F。并设开关A、B掷向上方时为1，掷向下方时为0；灯亮时