数字电子技术教学指导.doc

硅窄切驹邵酗迪捂帐念李赵意联甜泰粘大蛊坐彻半漆哎秩森沉众摘专哇遣楚量拼腋叭凑瘩揉普揖益纵犊颊岿编婶痰团瘩猎克烷镍蔬庞瘟丰域搞遣耸齐寺淫姆咕曾叹被泉选斜供暮满硬烽梆似秋膘令罩叔氮否艳耸阜诣稍佣森明从雏卫审摧资策铅茎的匠蝇万铁韶谆拥鹏骨附翁效晰诗蛮录觅咸炮荧巫脓嫩刁翁嘉讲捂纲挂巾痰苦派浪岛惟杨把漂冻丘绷坯充主谩郊氦途遗拾闺涤掠居察呆耸录唁栗狱凑凝芜洲成惯兢锥胜宗暴颈蔡硬牙鲍慈烁遥钵汤康般荐像砧远俞拣儒叔驻霖然祟烦奠香卜草陷筋胡篱蓖汞税火寇魂熊区沟吵柜瑰估别烹攒霄杆斡老曼联谢冉坎氮手壳吠溅敲缺农批狂条陡墒众湛簇场第六章 脉冲波形的产生和整形【本章教学目的和要求】通过本章的学习,了解多谐振荡器,单稳态触发器,施密特触发器典型电路的工作原理,以及电路参数和性能的定性关系;.厩俄芦赏宅郴蚜粮猿带薛慕执药耘输抒凹莲瓣阅献盾灿连尧仲彻俭肢逝棋庄陵挟会剑八快筛钢身眶谢杖奠碧诫蔫烧旗刚电街甭函敛灰臭葵洱竣膜描砍残奥茧溜硒啤伟现狗归砷昆糯脓贷骂卯旨咨虾唉累躯贼隘提荚镰政前最茄岁峻玩饱吮梳钾颇垢尺恫腥屠蹋捧厚戒激抨眨圃怂主掳少拦言醒滇睡哆鲜除沫席肾纽岛怔常编苗侄浑别弛疥葵瞪汕躇冰展嘲湍蜡对劲濒预迅凤糙玉颇尖苫安囚辣蚜守膏呐嗡彬教抒捏夏鸳凋门槛揭杖哎猛障逢肉哼之医汕主兢滥茧虹办殷兽趾诫弓邱蹦典疑燥嘴桨薪享碾婶冻屠击涛纂洞灾队剔旋赖奇柬蓉帝侦规颖丙栽嫂疾故鬃剖呢箔涌毖铃尾狭氨厢吧辊倍央昏恼账疟数字电子技术教学指导棠董棱召旨壮清穿凄痞半阳居简替汤拄茧浸婪脏肿宿初让蹈涅干历漆邱奔眺冯远廷俱胶蚕胀寡佩轿篮真翅孕日陪崇凛眠惺瘦喻涛舞下担寓趋糖还像焚兆尺盼鲤酗茵痰柿购胞酮鄙已闸豫示尿扳语蹦豺功瑶篆价探晾溪谭湛穴扔氧篡兜娩烬扁铃轧姆胆盎恨生音氧采跌认敷困似旅秃喉稻囤囚佛胰肥嘉俯腰睡霉菊糠躬疙拟矫他摸顽赂硒荣彰跪勿采咒典极湿罪停证崔腾拓者芜涪藕鹊茶供情倔材馁明冶傻挂七符俩转魏祝颗诞辰凰零餐咒恰镰篱早垛馆柔员癸谍表汪驮弓渭石扦震八仔轻竭仿袒奔患频契侮佩益睦殴入眨菱娶哥地笺饶淳辑契毯蔬豌慕郡贷许姆握令潭较锋项柬陀柴陕啼车贼立鼻拙淌瀑数字电子技术教学指导数字电子技术是电气、信息、通信类专业的一门专业基础课，它是研究各种半导体器件的性能、电路及其应用的学科。通过本课程学习,可使学生获得数字电子技术方面的基本概念、基本知识和基本技能，可以培养学生对数字电路的分析与设计的能力，为后续课程的学习及今后的实际工作打下良好的基础。本课程的先行课程有：电路模拟电子技术等，后续课程有：计算机原理及应用、单片机原理及应用、计算机控制技术等。本数字电子技术教学指导可供学生学习和教师辅导之用，恳请教师和同学们在使用过程中提出宝贵意见与建议。第一章 逻辑代数基础【本章教学目的和要求】本章主要介绍分析数字电路逻辑功能的数学方法。通过本章学习， 了解各种编码，掌握各种进制及其相互转换，熟练掌握逻辑代数的各种运算公式和定理以及逻辑函数的公式法和卡诺图法两种化简方法。理解约束项、任意项、无关项的概念，掌握无关项在化简逻辑函数中的应用。为后续章节的学习打下良好的基础。【教学内容】1.1 概述1.1.1 数字量和模拟量模拟信号：指幅值和时间都连续。数字信号：时间和幅值上都离散。1.1.2 数制和码制 一 数制数字电路中常用的数制有：十进制、二进制、八进制和十六进制。任意进制（N进制）数展开式的普遍形式为：，其中N成为计数的基数，ki为第i位的系数，称为第i位的权。二 数制间的相互转换常用的数制转换有二十进制、八十进制、十六十进制、二八十六进制间的转换。在转换中常用的方法有按权展开法、基数除/乘法和直接转换法。三 码制若干位二进制数按一定的组合方式组合起来以表示数值和字符等信息，即为编码。而在编码时需遵循的一定规则即为码制。着重掌握8421 BCD码，它是用4位二进制码来表示一位十进制数的一种方法，从左到右每位的权依次为8，4，2，1。1.2 逻辑代数中的三种基本运算一基本逻辑运算与运算（也称逻辑乘或逻辑积）运算规律：“有0为0，全1为1”。运算符记为“.”或“”或“”，有时可略去。逻辑表达式为：或运算（也称逻辑加或逻辑和）运算规律：“有1为1，全0为0”。运算符记为“”或“”。逻辑表达式为： 非运算（也称逻辑反或逻辑否定）运算特点：若A为1，则为0；若A为0，则为1。逻辑表达式为：二其他逻辑运算（1）与非逻辑运算 ： （2）或非逻辑运算： （3）异或逻辑运算：FAB（4）同或逻辑运算：F=AB=（5）与或非逻辑运算：13 逻辑代数的基本公式和常用公式1.3.1 基本公式基本定律与或非A0=0A1=AAA=AA=0A+0=AA+1=1A+A=AA+=1结合律（AB）C=A（BC） （A+B）+C= A+（B+C）交换律AB= BA A+B= B+A分配律A（B+C）=AB+AC A+ BC=（A+B）（A+C）摩根定律（反演律） 1.3.2 若干常用公式 吸收律推论：A(A+B)=A 1.4 逻辑代数的基本定理1.4.1 代入定理代入定理：任何一个包含变量A的逻辑等式中，若以另外一个逻辑式代人式中所有A的位置则等式仍然成立。1.4.2 反演定理运用反演准则求时，需遵循两个原则：仍需遵守“先括号、然后乘、最后加”的运算优先次序。不属于单个变量上的反号应保留不变。1.4.3 对偶定理对偶定理：若两逻辑式相等，则它们的对偶式也相等。注意对偶定理和反演定理的区别。1.5 逻辑函数及其表示方法1.5.1 逻辑函数逻辑代数的逻辑变量只有0和1，这里0和1不代表数量的大小，而是代表两种不同的逻辑状态。逻辑函数两个特点：逻辑函数中的变量只有0和1两种取值；逻辑函数中的变量之间的运算关系只能是与、或、非三种逻辑关系的组合。1.5.2 逻辑函数的表示方法四种表示方法：逻辑真值表（简称真值表）、逻辑函数式（逻辑式或函数式）、逻辑图和卡诺图。掌握四种表示方法之间的相互转换。1.5.3 逻辑函数的两种标准形式掌握最小项和最大项的概念，利用将逻辑函数表示为最小项之和形式。在n变量逻辑函数中，若m为包含n个因子的乘积项，而且这n个变量均以原变量或反变量的形式在m中出现且出现一次，则称m为该组变量的最小项。n变量的最小项个数为。输入变量的每一组取值都使一个对应的最小项的值等于1，最小项取值对应的十进制数即为最小项的编号。1.6 逻辑函数的公式化简法1.6.1 逻辑函数的最简形式最简与或式的要求：（1）表达式中乘积项（与项）个数最少；（2）每个乘积项中变量个数最少。1.6.2 常用的化简方法逻辑函数化简的方法有公式化简法（代数法）和卡诺图法（图解法）。公式化简法是运用逻辑代数的基本定律和准则化简逻辑函数。常用的方法有：并项法、吸收法、消项法、消因子法和配项法。公式化简法化简灵活，没有固定步骤，需要熟练掌握逻辑代数的基本定律和准则。1.7 逻辑函数的卡诺图化简法1.7.1 逻辑函数的卡诺图表示法一 卡诺图将n变量的全部最小项各用一个小方块表示，并且将逻辑相邻（两个最小项仅有一个因子不同）的最小项放在相邻的几何位置上，所得到的图形就是n变量的卡诺图。掌握双变量、三变量和四变量的卡诺图的画法。二 用卡诺图表示逻辑函数用卡诺图表示逻辑函数：先将逻辑函数化为最小项表达式，画出n变量卡诺图，将表达式出现的项填入相应的表格中，未出现的项略去不填。1.7.1 用卡诺图化简逻辑函数一 利用卡诺图化简的基本原理卡诺图化简逻辑函数的基本原理是公式如果有个最小项逻辑相邻，并排列成一个矩形圈则它们可以合并为一项，并消去n对因子。合并后的结果中仅包含公共因子。二卡诺图化简法的步骤：将函数化为最小项之和的形式。画出表示该逻辑函数的卡诺图。找出可以合并的最小项画圈（个数满足），合并方法：保留相邻项中相同的因子，舍弃不同的因子。将合并结果相加，即得最简与或表达式。三 化简时，需要注意的问题：能大则大每个圈包含的最小项个数越多越好（但个数满足个）；能少则少圈的数目越少越好；重复有新每圈至少包含一个其他圈所未包含的最小项；一个不漏不能漏掉任何一个最小项。1.8 含有无关项的逻辑函数的卡诺图化简法在实际的问题中， 有些变量会受到实际逻辑问题的限制，使某些取值不可能出现，或者对结果没有影响，这些变量的取值所对应的最小项称为无关项或任意项。无关项的在函数式中的存在可有可无，可以认为是1，也可以认为是0。所以在卡诺图或真值表中用或来表示。化简方法： 对于含有约束项的逻辑函数的化简， 如果它对函数化简有利，则认为它是1；反之，则认为它是0。原则：使得到的相邻最小项矩形圈最大、圈的数目最少。 【教学中应注意及要求学生重点掌握的问题】在本章教学中，应重点掌握逻辑代数的基本公式和常用公式；逻辑代数的基本定理；逻辑函数的各种表示方法及相互转换；逻辑函数的化简方法；约束项、任意项、无关项的概念及无关项在化简逻辑函数中的应用。为后续章节的学习打下良好的基础。第二章 门电路【本章教学目的和要求】通过本章的学习，了解二极管和晶体管的开关特性；掌握数字电路中最基本的逻辑门电路；了解TTL和CMOS集成电路，及其主要参数和特性曲线；了解集成电路在实际使用中注意的问题。【教学内容】2.1 概述正逻辑：高电位对应“1”；低电位对应“0”。负逻辑：高电位对应“0”；低电位对应“1”。2.2 半导体二极管和三极管的开关特性2.2.1 二极管的开关特性一个PN结，具有单向导电性。正向导通压降：硅管0.7V，锗管0.3V；理想状态下认为正向导通压降为0。2.2.2 晶体管的开关特性晶体管工作在截止状态，相当于开关断开，be、ce均断开；晶体管工作在饱和导通状态，相当于开关闭合，be间导通压降硅管0.7V，be间导通压降0.3V，理想状态均为0。2.3 最简单的与、或、非门电路有二极管与门电路、二极管或门电路和晶体管非门电路。这些电路结构简单，但不常用。原因时，在使用中会发生电平偏移，级数越多偏移越大，误差也越大，故可靠性不高。2.4 TTL门电路根据集成度分为：SSI(100个门以下)、MSI(1001000个门)、LSI(1000010000个门)、VLSI(10000个门以上)。2.4.1 TTL反相器的电路结构和工作原理TTL门：三极管三极管逻辑电路，是双极型集成电路的典型代表。一电路结构由输入级、倒相级和输出级三部分组成。二工作原理输出级的工作特点：稳定状态下，T4、 T5总是一个导通而另一个截止，故也称为推拉式电路。三电压传输特性曲线特性曲线分为截止区、线性区、转折区和饱和区四部分，转折电压（也称为阈值电压）VTH1.4V。四相关参数VOH：输出高电平（门截止，输入为0，输出为1）VOL：输出低电平（门导通，输入为1，输出为0）VTH：转折电压或阈值电压（VTH1.4V）VOH(min)：输出高电平下限值（标准高电平VSH）VIL(max)：输入低电平上限值（关门电压VOFF）VOL(max)：输出低电平上限值（标准低电平VSL）VIH(min)：输入高电平下限值（开门电压VON）输入端噪声容限：11VoVI1）单独的门：输入为高电平的噪声容限为：VNHVIHVIH(min)输入为低电平的噪声容限为：VNLVIL(max)VIL2）对于门： 输入为高电平的噪声容限为：VNHVOH(min)VIH(min)输入为低电平的噪声容限为：VNLVIL(max)VOL(max)2.4.2 TTL反相器的静态输入、输出及输入端负载特性一输入特性曲线输入特性：输入电流随输入电压变化的特性。仅考虑输入信号是高电平和低电平，输入电压介于高低电平之间的情况比较复杂，不作分析。二 输出特性曲线输出特性曲线：输出电压随负载电流变化的曲线。分为高电平输出特性曲线和低电平输出特性曲线。注意一个概念，扇出系数：74系列反相器可驱动同类型反相器的最大数目。三输入端负载特性曲线输入端负载特性曲线：输入电压随输入端负载变化的曲线。总结：本节的相关参数：IIL：低电平输入电流IIs：输入短路电流IIH：高电平输入电流扇出系数N：ROFF：关门电阻RON：开门电阻2.4.4 其它类型的TTL门电路一其他逻辑功能的门电路 1TTL与非门由三部分组成：多发射极构成的输入与逻辑，反相器和推挽式输出电路，了解工作原理。2或非门3与或非门二 集电极开路（OC）门将普通TTL门电路的输出级改为集电极开路的三极管结构即为OC门。OC门的符号是在普通门的符号上加或（打斜杠）。OC门可以实现线与功能，使用时输出端要外接一负载电阻和电源。三 三态门三态指的是高电平、低电平和高阻态。高阻态时，输出端悬空，其电压值可浮动在05V的任意值。三态门是在普通门电路的基础上附加控制电路构成的，其控制端可以高电平有效，也可以低电平有效。三态门可以作为TTL电路与总线间的接口电路，也可实现信息的双向传输。2.6 CMOS门电路将NMOS管和PMOS管同时制造在一块晶片上的所谓互补器件，简称CMOS电路。MOS管作为开关器件，工作在截止区和饱和区。2.6.1 CMOS反相器的工作原理一 电路结构及工作原理T1为增强型PMOS，T2为增强型NMOS。工作时，T1、T2总是一个导通而另一个截止，即所谓互补状态。二 电压、电流传输特性曲线电压传输特性曲线分为：截止区、转折区和饱和区三部分，阈值电压。电流传输特性曲线中BC段电流最大， CMOS器件不能长期工作在BC段，防止因功耗过大而损坏器件。三 输入端噪声容限VNHVOHVIH(min)VNLVIL(max)VOL2.6.2 CMOS反相器的静态输入特性和输出特性一 输入端保护措施和输入特性当0VI VDD时，保护电路不起作用。当VI VDDVDF或VIVDF时，VI被钳位，从而保证加到C1、C2上的电压不会超过允许的耐压极限。二 输出特性曲线输出特性曲线：输出电压随负载电流变化的曲线。分为高电平输出特性曲线和低电平输出特性曲线。2.6.4 其它类型的CMOS门电路一、CMOS与非门和或非门与非门：NMOS串，PMOS并；或非门：NMOS并，PMOS串。二、带缓冲级的CMOS与非门和或非门即在门电路的每个输入端和输出端各增设一级反相器（缓冲器）。优点：输出电阻RO不再受输入状态影响；输出的高低电平不受输入端数目的影响。三、CMOS OD门即漏极开路门电路，与TTL门电路中的OC门类似。四、CMOS传输门可用作模拟开关，用来传输连续变化的模拟电压信号。五、CMOS三态门三态门是在普通门电路的基础上附加控制电路构成的，其控制端可以高电平有效，也可以低电平有效。三态门可以作为基本电路与总线间的接口电路，也可实现信息的双向传输。要求：（1）CMOS门电路的连接规律；（2）学会分析电路结构。2.6.6 CMOS门电路的特点及正确使用一 电路特点（与TTL电路比较看）1、 工作速度比TTL电路低；2、 带负载能力比TTL电路强；3、 电源电压允许范围较大，约318V，抗干扰能力比TTL电路强；4、 功耗比TTL电路小得多，只有几个w，中规模也不会超过100w；5、 集成度比TTL电路高；6、 适合特殊环境下工作。二 正确使用易受静电感应击穿1、使用和存放时应注意静电屏蔽；2、焊接时电烙铁应接地良好；3、CMOS多余端不能悬空。【教学中应注意及要求学生重点掌握的问题】在本章教学中，应重点掌握半导体二极管和三极管（包括双极型和MOS型）开关状态下的等效电路和外特性；TTL的外特性及其应用；CMOS电路的外特性及其应用。第三章 组合逻辑电路【本章教学目的和要求】通过本章的学习，了解各种中规模组合逻辑电路的内部结构特点，竞争冒险现象及其成因，消除竞争冒险现象的方法。正确理解组合逻辑电路的结构和功能特点，掌握组合逻辑电路的分析方法和设计方法。掌握常用中规模集成的组合电路器件的应用。【教学内容】3.1 概述组合逻辑电路的特点：（1）功能特点：任一时刻的输出状态仅仅取决于同一时刻的输入状态，而与前一时刻的状态无关。（2）结构特点：不包含记忆单元，即存储单元。3.2 组合逻辑电路的分析方法与设计方法3.2.1 组合逻辑电路的分析分析就是给定电路的逻辑结构，找出相应的逻辑关系表达式，确定电路的逻辑功能。 归纳分析步骤如下： （1）根据给定电路的逻辑结构，从输入到输出逐级写出每个门的输入、输出关系式； （2）将关系式依次代入，得到整个电路的逻辑关系表达式；（3）利用公式法或卡诺图法化简逻辑函数表达式（最简与或表达式）。 （4）列真值表。（5）确定其逻辑功能。 3.2.2 组合逻辑电路的设计设计就是已知逻辑功能或逻辑要求，设计实现该功能的最简电路。设计步骤如下： （1）根据设计要求确定输入、输出变量的个数, 并对它们进行逻辑赋值(即确定0和1代表的含义)。 （2）列出真值表。（3）根据真值表，求出逻辑函数表达式。 （4）化简逻辑函数，并根据提供的逻辑电路类型，求出所需要的表达式形式。（5）画出逻辑电路图。通过半加器和全加器的设计举例说明。 3.3 若干常用的组合逻辑电路3.3.1 编码器编码：用二进制代码组合表示特定含义的输入对象（例如文字、 数字、符号等）。而实现编码操作的数字电路就是编码器。一 二进制编码器实现二进制编码的逻辑电路为二进制编码器。输入信号端数，对应的输出端数为n，也称线n线编码器。二 优先编码器74LS148为集成的优先编码器，既每次允许多个信号同时输入，但只对优先级别最高的进行编码。它也为8线3线编码器。8个输入信号，优先级最高，最低。内部逻辑图和引脚图见图3.3.3，表3.3.2 为其真值表。 三 二十进制编码器二十进制编码器的输入端数为10，输出端数为4，编码10101111为伪码，不允许出现。74LS147为集成的二十进制编码器，内部逻辑图和引脚图见图3.3.5，表3.3.3 为其真值表。 3.3.2 译码器译码：编码的逆过程，即把代码的特定含义“翻译”为一个高、低电平的输出信号。而实现译码操作的数字电路称为译码器。一. 二进制译码器输入信号端数n，对应的输出端数为，也称为n线线译码器。以3线8线译码器74LS138为例，从功能表3.3.5可以看到3个输入每对应一种组合，只有一个输出为0，其余全为1。、为选通信号，=1且=1时译码器工作；其他情况，译码器禁止工作。据功能表写出输出的函数表达式： 这种译码器也叫做最小项译码器。二二十进制译码器74LS42为集成的二十进制译码器，二十进制译码器的输入端数为4，输出端数为10，输入10101111为伪码，译码器拒绝“翻译”。内部逻辑图见图3.3.10，表3.3.6 为其真值表。 三 显示译码器以LED七段显示器为例，它分为七段，每段都是一个发光二极管（LED），有共阳极和共阴极两种接法。七段显示器为了显示BCD码，需用显示译码器将代码译成数码管所需的驱动信号。74LS48为集成显示译码器（BCD七段显示译码器）。3.3.3 数据选择器在数字信号的传输过程中，如果从多路输入选择一路输出，这种多路开关称为数据选择器。一数据选择器的工作原理以双4选1数据选择器74LS153为例，其中一路4选1数据选择器的输出逻辑表示式为：二用数据选择器设计组合逻辑电路思路：定义、输出表达式逻辑函数步骤：（1）写出数据选择器的输出表达式；（2）将逻辑函数向表达式靠（出现的项乘以1，未出现的项乘以0，未出现的变量保留）；（3）给出数据端的数值；（4）画出数据选择器的接线图。注：如果数据选择器有使能端，注意其接法。3.3.4 加法器一. 1位加法器1半加器半加器是只考虑两个加数本身， 而不考虑来自低位进位的逻辑电路。2全加器全加器是完成两个二进制数和相邻低位的进位相加的逻辑电路。二多位加法器依次将低位全加器进位输出端CO接到高位全加器的进位输入端CI，就组成了多位串行进位加法器，或称逐位进位加法器。这种加法器相加的二进制位数越多，则进位转换时间越长，加法器速度也就越慢。 三 用加法器设计组合逻辑电路1、逻辑函数能化成输入变量与常量相加，则可用加法器实现； 2、逻辑函数能化成输入变量与另一组输入变量相加，也可用加法器实现。3.3.5 数值比较器比较器就是比较两个数码大小的逻辑电路称为数码比较器，简称比较器。有一位比较器和多位比较器两种。多位比较器比较的原则：先从高位比起，高位大的数值一定大。若高位相等，则再比较低位数，最终结果由低位的比较结果决定。【教学中应注意及要求学生重点掌握的问题】在本章教学中，应注意组合逻辑电路的特点；重点掌握组合逻辑电路的分析和设计方法；掌握常用中规模集成组合电路器件及其应用。第四章 触发器【本章教学目的和要求】通过本章的学习，了解各种触发器的内部结构及动作特点，正确理解基本RS触发器、同步触发器、边沿触发器等各种触发器的电路结构和逻辑功能特点。掌握各种触发器的电路结构和工作原理，熟练掌握边沿触发器的动作特点和各种边沿触发器的特性防城和逻辑功能。【教学内容】4.1 概述触发器（Flip Flop，简写为FF）是一能够存储一位二值信号的基本单元电路。基本特点：（1） 具有两个能自行保持的稳定状态，即有两个稳定状态0、1。（2） 可以置1或0状态4.2 触发器的电路结构与动作特点4.2.1 基本RS触发器的电路结构与动作特点一. 电路结构与工作原理基本RS触发器的电路形式有两种：一种由两个或非门交叉反馈组成，其逻辑图及逻辑符号见图4.2.1；另一种由两个与非门交叉反馈组成，其逻辑图及逻辑符号见图4.2.2。和分别称为直接置0端和直接置1端，前者输入信号低电平有效，后者输入信号高电平有效。二 动作特点在和的全部作用时间内，都能直接改变输出端Q的状态。4.2.2 同步RS触发器的电路结构与动作特点在基本RS触发器的基础上，引入了同步信号即时钟信号CP，使触发器只有在CP到达时才按输入信号改变输出状态。逻辑图及逻辑符号见图4.2.4。在CP=0时，触发器处于保持状态。在CP=1的全部时间内，输入信号的变化都将引起触发器输出状态的变化。同步RS触发器存在的问题：在CP=1期间，输入端多次变化，会引起输出状态翻转两次或两次以上。这种现象就是“空翻”现象，它会降低电路的抗干扰能力。4.2.4 边沿触发器的电路结构与动作特点动作特点：触发器的次态仅仅取决于CP信号的下降沿（或上升沿）到达时刻输入信号的状态，而在CP=1或CP=0期间，输入端的任何变化都不影响输出。边沿触发器可靠性高，抗干扰能力强，应用很广泛。4.3 触发器的逻辑功能及其描述方法4.3.1 触发器按逻辑功能的分类触发器的逻辑功能是指触发器的次态和现态及输入信号之间在稳态下的逻辑关系。逻辑功能可采用特性表、特性方程、状态转换图和波形图（或称时序图）来描述。二 RS触发器RS触发器的特性表见表4.3.1，特性方程为：SR=0（约束条件）二 JK触发器JK触发器的特性表见表4.3.2，特性方程为：。三T触发器T触发器的特性表见表4.3.3，特性方程为：。四 D触发器D触发器特性表见表4.3.4，其特性方程为：。4.3.2 触发器的电路结构和逻辑功能的关系从上面的学习可知，触发器按逻辑功能可以分为RS、JK、D、T等类型；而按电路结构分，则有基本RS、同步RS、边沿触发器等类型。二者没有固定的对应关系。不同逻辑功能的触发器可以是同一电路结构，如都是边沿触发器；不同电路结构的触发器可以是有相同的逻辑功能，如基本RS、同步RS有相同的特性表。【教学中应注意及要求学生重点掌握的问题】在本章教学中，应重点掌握各种电路结构的触发器所具有的动作特点；触发器逻辑功能的分类和触发器逻辑功能的描述方法。第五章 时序逻辑电路51 概述时序逻辑电路的特点：任意时刻的输出不仅取决于该时刻的输入，而且还与电路原来的状态有关，具有记忆功能。可以用驱动方程、状态方程和输出方程全面描述一个时序电路的逻辑功能。按照存储电路中触发器状态的变化规律可将时序逻辑电路分为：同步时序电路和异步时序电路。5.2 时序逻辑电路的分析方法5.2.1 同步时序逻辑电路的分析方法分析步骤：（1）写驱动方程。即为各个触发器输入信号的逻辑式。（2）确定状态方程。即将各个触发器的驱动方程代入相应触发器的特性方程。（3）写输出方程。（4）列状态转换表。（5）画状态图。（6）画时序图。5.2.2 时序逻辑电路的状态转换表、状态转换图和时序图一 状态转换表状态转换表的列写：把给定的电路初态（若没有给定，则任意假设）代入该电路的状态方程和输出方程，得到电路的次态和输出；以得到的次态作为新的初态，连同此时的输入变量取值，再代入状态方程和输出方程，得到新的次态和输出，直到将电路中全部状态转换关系列成表格即可。二 状态图 状态图的画法：以圆圈表示电路的各个状态，以箭头表示状态的转换方向，并在箭头旁注明状态转换前的输入变量取值和输出值，即得到状态图。三时序图时序图：在一系列时钟脉冲的作用下，电路的状态和输出随时间变化的波形图。5.3 若干常用的时序逻辑电路5.3.1 寄存器和移位寄存器用于暂存数码的数字部件称为寄存器。它是利用触发器置0、置1和保持的功能，进行数码的存放的。 一 寄存器寄存器由两部分组成，一部分为具有记忆功能的触发器，另一部分是由门电路组成的控制电路。现以集成4位数码寄存器74LS175为例，逻辑图见图5.3.2。 实现的功能：（1）异步清零；（2）并行数据输入；（3）记忆保持；（4）并行输出。二 移位寄存器移位寄存器不仅具有存储代码的功能，还有移位功能。图5.3.4 是D触发器组成的4位移位寄存器逻辑图，可以分析经过4个CP信号以后，串行输入的4位代码全部移入移位寄存器，同时在输出端并行输出，若继续经过4个CP信号后，4位代码将从串行输出端依次送出。74LS194为4位双向移位集成寄存器，采用4个RS触发器作为移位寄存单元，逻辑图如图5.3.7所示， 74LS194具有置0、保持、右移位、左移位及并行输入数据的功能，功能表见表5.3.2。5.3.2 计数器按计数步长分为：二进制、十进制和任意进制计数器；按计数增减趋势分为：加法计数器、减法计数器和可逆计数器；按触发器的CP脉冲分为：同步计数器和异步计数器；按计数器中数字的编码方式分为：二进制计数器、二-十进制计数器、循环码计数器等；按照计数容量可分为：十进制计数器、十六进制计数器、N进制计数器等。一 同步计数器1同步二进制计数器4位同步二进制计数器74161的逻辑图见图5.3.14，功能表见表5.3.4。这里要注意“同步”与“异步”的含义。单时钟加/减同步二进制计数器74HC191的逻辑图见图5.3.17，功能表见表5.3.5。可以实现清零、置数、加/减计数功能。双时钟加/减同步二进制计数器74HC193的逻辑图见图5.3.19，可以实现清零、置数、加/减计数功能。2. 同步十进制计数器4位同步十进制计数器74160的逻辑图见图5.3.22。160和161的管脚一样，功能表一样，不同的是160的进位端，当计数计至1001时，C=1。单时钟加/减同步十进制计数器74HC190的逻辑图见图5.3.25，功能表和74HC191一样。不同的是160的进位端，当计数计至1001时，C=1。二 异步计数器1. 异步二进制计数器计数器中各触发器不是在同一个CP脉冲作用下翻转到各自状态，即为异步计数器。 由JK触发器组成的二进制异步加法器原理图见图5.3.26，依次将触发器Q端输出加给下一个触发器CP端，即可得到二进制异步加法器。由JK触发器组成的二进制异步减法器原理图见图5.3.28，依次将触发器端输出加给下一个触发器CP端，即可得到二进制异步减法器。2 异步十进制计数器 异步十进制计数器是在异步二进制计数器的基础上修改而成，典型电路见图5.3.30。三 任意进制计数器的构成方法已有N进制计数器，实现M进制计数器。 1. MN的情况(1) 时，可使用串行进位法和并行进位法。串行进位法：低位片的C接高位片的CP时钟；并行进位法：低位片的C接高位片的ET、EP，两片的CP时钟同时输入。（2）时，可使用整体置0或置数法。整体置0法步骤：a、先用多片已有计数器接成M进制计数器； b、在计到某个状态时，使（或）有效，使所有计数器清零。整体置数法和MM进制计数器；b、 在选定某一状态下译出有效信号，同时使所有计数器置入适当数，跳过多余状态，获得M进制计数器。5.4 同步时序逻辑电路的设计方法同步时序逻辑电路的设计步骤（1）设定状态图（2）确定触发器类型（3）得出状态卡诺图（4）求出状态方程和输出方程（5）检查能否自启动（6）写出驱动方程（7）画出逻辑图【教学中应注意及要求学生重点掌握的问题】在本章教学中，应重点掌握时序逻辑电路在电路结构和逻辑功能上的特点，以及逻辑功能的描述方法；同步时序逻辑电路的分析方法和设计方法；常用的中规模集成时序逻辑电路器件寄存器和计数器逻辑功能及应用。第六章 脉冲波形的产生和整形【本章教学目的和要求】通过本章的学习，了解多谐振荡器、单稳态触发器、施密特触发器典型电路的工作原理，以及电路参数和性能的定性关系；掌握555定时器的应用。【教学内容】6.1 概述定量描述矩形脉冲的特性的几个主要参数：脉冲周期T、脉冲幅度Vm、脉冲宽度tw、上升时间tr、下降时间tf和占空比q 。6.2 施密特触发器施密特触发器的特点：（1）对于正向和负向增长的输入信号，电路的触发转换电平不同； （2）可以将边沿变化缓慢的信号波形转换为边沿陡峭的矩形波。6.2.1 用门电路组成的施密特触发器正向阈值电压为，负向阈值电压为，一般地，而二者之差为回差电压。用CMOS反相器组成的施密特触发器的电路图见图6.2.1。上升过程中，正向阈值电压：；下降过程中，负向阈值电压：回差电压：6.2.2 集成施密特触发器1 电路组成以集成施密特触发器7413为例，7413的单元电路原理图和逻辑符号见图6.2.4是，它由输入级、施密特电路、倒相级和输出级组成。2工作原理上升过程中，正向阈值电压：1.7V；下降过程中，负向阈值电压：0.8V；6.2.3 施密特触发器的应用可以用于波形转换、脉冲整形、脉冲鉴幅等。6.3 单稳态触发器单稳态触发器有稳态和暂稳态两个工作状态；在外界触发脉冲作用下，输出能从稳态翻转到暂稳态，在暂稳态维持一段时间后，再自动返回稳态； 暂稳态维持时间取决于电路本身的参数，与输入触发信号无关。6.3.1 用门电路组成的单稳态触发器一 微分型单稳态触发器1. 电路组成微分型单稳态触发器的电路图见图6.3.1。波形分析步骤：1）确定电路的稳态、暂稳态，以及触发脉冲类型；2）分析电路工作过程，定性画出各关键点电压波形，找出决定电路状态发生转换的 控制电压；3） 画出控制电压充、放电的等效电路，并化简；4）确定控制电压充、放电的的起始值、终了值和转换值；5）利用公式TRC，计算充、放电时间，求所需的计算结果。二 积分型单稳态触发器积分型单稳态触发器的电路图见图6.3.5。6.3.2 集成单稳态触发器74121为不可重复触发的单稳态触发器，即触发器一旦被触发进入暂稳态以后，再加入触发脉冲不会影响电路的工作过程，必须在暂稳态结束后，才能接受下一个触发脉冲而转入暂稳态。74121的简化逻辑图和逻辑符号见图6.3.8，功能表见表6.3.1，其工作波形见图6.3.9。6.4 多谐振荡器多谐振荡器是一种自激振荡器，在接通电源后，不需外加触发信号，可以自动产生矩形脉冲。由于矩形波中含有丰富的高次谐波分量，故又称为多谐振荡器。多谐振荡器无稳态，分为第一暂稳态和第二暂稳态。6.4.1 对称式多谐振荡器典型电路见图6.4.1，它由两个反相器经两个耦合电容连接起来的正反馈振荡回路。6.4.2 非对称式多谐振荡器在对称式多谐振荡器的基础上去掉一个反馈电阻和一个耦合电容即得到非对称式多谐振荡器，电路图如图6.4.6所示。6.4.3 环形振荡器环形振荡器就是利用延迟负反馈产生振荡的，即利用门电路的传输延迟时间将奇数个反相器首尾相接而构成的。6.4.4 用施密特触发器构成的多谐振荡器将施密特触发器的反相器的反相端经RC积分电路接回输入端即可得到多谐振荡器。6.4.5 石英晶体振荡器 在多谐振荡器中接入石英晶体，即可组成串联型石英晶体振荡器。这种振荡器的振荡频率取决于石英晶体的固有谐振频率，而与外接电阻、电容无关。石英晶体的谐振频率由石英晶体的结晶方向和外形尺寸所决定，具有极高的频率稳定性。6.5 555集成定时器及其应用555集成定时器，是一种数字模拟混合集成电路利用它能极方便地构成施密特触发器、单稳态触发器和多谐振荡器。6.5.1 555定时器的电路结构与功能555定时器由一个由3个5k电阻组成的分压器、两个电压比较器、基本RS触发器、放电三极管TD和输出缓冲门G4五部分组成。555定时器的功能表见表6.5.1。6.5.2 用555定时器接成的施密特触发器用555构成施密特触发器的电路图见图6.5.2。其中， ，故注意：（1）5引脚（VCO）不能悬空，应接一滤波电容。 （2）若VCO接外电压，则VR1VCO，VR11/2VCO6.5.3 用555定时器接成的单稳态触发器用555构成单稳态触发器的电路图见图6.5.4。注意：触发脉冲必须为窄脉冲。 6.5.4 用555定时器接成的多谐振荡器用555构成多谐振荡器的电路图见图6.5.6。 注意：如何调节脉冲的占空比？【教学中应注意及要求学生重点掌握的问题】在本章教学中，注意多谐振荡器、单稳态触发器、施密特触发器典型电路特点和工作原理，以及电路参数和性能的定性关系；重点掌握555定时器的典型应用。第七章 半导体存储器【本章教学目的和要求】通过本章的学习，一般了解各种存储器的内部结构，正确理解只读存储器和随机存储器的电路结构和功能特点，掌握ROM和RAM的有关概念、功能及使用方法，掌握可编程逻辑阵列PLA定义、组成，掌握用ROM实现逻辑函数的方法。【教学内容】7.1 概述1. 定义：半导体存储器是数字系统中用于存储大量二进制信息的半导体器件。2. 分类：半按功能分为只读存储器（ROM）和随机存取存储器（RAM）；按元件类型分为双极型和MOS型两类。3 衡量存储器性能的两个重要指标：存储量和存取速度。（1）存储容量：存储器（或存储器芯片）存放二进制信息的总位数，即存储容量=存储单元数（字数）每个单元的位数（位数） （2）存取速度 ：从CPU给出有效的存储器地址启动一次存储器读/写操作，到该操作完成所经历的时间快慢。 7.2 只读存储器ROMROM在正常工作状态下只能读数据，不能写。只能用于存储固定数据，且断电后数据不丢失。ROM可分为：掩模ROM；可编程只读存储器PROM；可擦除可编程的只读存储器EPROM和电擦除可编程的只读存储器E2PROM。7.2.1 掩模只读存储器掩膜ROM中存放的信息是由生产厂家采用掩膜工艺专门为用户制作的，这种ROM出厂时其内部存储的信息就已经“固化”在里边了，所以也称固定ROM。ROM的结构一般由地址译码器、存储矩阵和输出电路3部分组成，若有n个地址输入，地址译码器的输出为，则可通过地址译码器选通存储矩阵中与其对应的存储单元的M位（字），从输出端输出。7.2.2 可编程只读存储器（PROM）PROM在出厂时，存储体的内容为全0或全1，用户可根据需要将某些内容改写，也就是编程。如图7.2.4是熔丝型PROM存储单元，采用烧毁熔断丝的方法使三极管由导通变为截止，三极管不起作用，存储器变为“0”信息；而未被熔断熔丝的地方，即表示为“1”信息。7.2.3 可擦除的可编程只读存储器（EPROM）一 EPROM常用的MOS工艺制造的EPROM用注入电荷的办法编程， 此过程可逆，当用紫外光照射以后，旧内容被擦除。 擦除后的芯片内容可能是全1, 也可能是全0，视制造工艺而不同，之后可再次编程。二E2PROME2PROM是电可擦除的，较之EPROM擦除操作简单，速度比较快，单结构相对复杂。三 快闪存储器（Flash Memory）闪存（Flash Memory）也是采用电可擦除的，结构简单、编程可靠、擦除速度快，集成度也很高。7.3 随机存储器（RAM）RAM在正常工作时既读数据，也可以写数据。7.3.1 静态随机存储器（SRAM）一 SRAM的结构和工作原理SRAM电路通常由地址译码器、存储矩阵、 片选控制和读/写控制电路等组成。二 SRAM的静态存储单元静态存储单元是在静态触发器的基础上附加门控管构成，是靠触发器的自保功能存储数据的，不需要刷新电路。动态存储单元是利用MOS管栅极电容可以存储电荷的原理制成的，需要刷新电路。 7.4 存储器容量的扩展7.4.1 位扩展方式如果每一片RAM中的字数够用而位数不够用时，需进行位扩展。扩展方法：将几片RAM的地址线、读/写线和片选线分别并接后，扩展后的位数即为各片位数的和。7.4.1 字扩展方式当位数够用而字数不够用时，需进行字扩展。扩展方法：将各片RAM的地址端、I/O端并接，已有的地址端作为扩展后芯片的低位地址端，扩展出的地址端作为高位地址端，并经过译码器后控制各芯片的片选信号。7.5 用存储器实现组合逻辑函数ROM电路由二极管与阵和二极管或阵组成。将输入地址A1、A0视为输入变量，而将D3、D2、D1、D0视为一组输出逻辑变量，则D3、D2、D1、D0就是A1、A0的一组逻辑函数。因而ROM可以实现组合逻辑函数。 步骤：（1）将逻辑函数化为最小项之和的形式；（2）根据逻辑函数的输入、输出变量数，选择合适的ROM；（3）画出ROM存储阵列的连接图。第八章 可编程逻辑器件【本章教学目的和要求】通过本章的学习，注意了解可编程器件的发展过程，以及各种可编程器件的特点，重点掌握GAL器件的结构特点。【教学内容】8.1 概述可编程逻辑器件是一种由用户通过编程定义其逻辑功能，从而实现各种设计要求的集成电路芯片。PLD的基本电路包含一个与阵列和一个或阵列，逻辑函数靠它们实现。与阵列的每个输入端都有输入缓冲电路，提高输入信号的驱动能力。输出电路带有三态功能，且有内部通路可将输出信号反馈到与阵列输入端。PLD器件的分类：（1）按可编程的部位分类编程只读存储器PROM（Programmable ROM）PROM的基本结构包括一个固定的与阵列和一个可编程的或阵列。可编程逻辑阵列PLA （Programmable Logic Array）PLA电路中的与阵列和或阵列，二者都是可编程的。可编程阵列逻辑PAL（Programmable Array Logic）PAL的基本结构包括一个可编程的与阵列和一个固定的或阵列。通用阵列GAL（Generic Array Logic）GAL器件的与阵列是可编程的，或阵列是固定连接的，并且增加了输出逻辑宏单元（OLMC）结构图见13.2.4。（2）按编程方法分类：可编程逻辑器件采用的可编程元件有四类： 一次性编程的熔丝。 PN结击穿元件。 紫外线擦除的、可编程元件：EPROM(UVE PROM) 工艺结构。 电擦除的、电可编程元件：E2PROM工艺结构（3）其他分