MOS管模拟集成电路设计基础.ppt

集成电路设计导论,云南大学信息学院电子工程系,梁竹关,第一部分 理论课 第一章 绪言 11 集成电路的发展 12 集成电路分类 13 集成电路设计 第二章 MOS晶体管 21 MOS晶体管结构 22 MOS晶体管工作原理 23 MOS晶体管的电流电压关系 24 MOS晶体管主要特性参数 25 MOS晶体管的SPICE模型 第三章 MOS管反相器 31 引言 32 NMOS管反相器 33 CMOS反相器 34 动态反相器 35 延迟 36 功耗,第四章 半导体集成电路基本加工工艺与设计规则 4.1 引言 4.2 集成电路基本加工工艺 4.3 CMOS工艺流程 4.4 设计规则 4.5 CMOS反相器的闩锁效应 4.6 版图设计 第五章 MOS管数字集成电路基本逻辑单元设计 5.1 NMOS管逻辑电路 5.2 静态CMOS逻辑电路 5.3 MOS管改进型逻辑电路 5.4 MOS管传输逻辑电路 5.5 触发器 5.6 移位寄存器 5.7 输入输出（I/O）单元,第六章 MOS管数字集成电路子系统设计 6.1 引言 6.2 加法器 6.3 乘法器 6.4 存储器 6.5 PLA 第七章 MOS管模拟集成电路设计基础 7.1 引言 7.2 MOS管模拟集成电路中的基本元器件 7.3 MOS模拟集成电路基本单元 7.4 MOS管模拟集成电路版图设计 第八章 集成电路的测试与可测性设计 8.1 引言 8.2 模拟集成电路测试 8.3 数字集成电路测试 8.4 数字集成电路的可测性测试,第二部分 实验课 1、数字集成电路 （1）不同负载反相器的仿真比较； （2）静态CMOS逻辑门电路仿真分析； （3）设计CMOS反相器版图； （4）设计D触发器及其版图； （5）设计模16的计数器及其版图（可选）。 2、模拟集成电路 设计一个MOS放大电路（可选） 。,教学进度表,参考文献 1 王志功，景为平，孙玲.集成电路设计技术与工具. 南京： 东南大学出版社，2007年7月（国家级规划教材）. 2（美）R.Jacob Baker, Harry W. Li, David E. Boyce. CMOS Circuit Design, Layout and Simulation. 北京： 机械工业出版社，2006. 3 陈中建主译. CMOS电路设计、布局与仿真.北京：机械工 业出版社，2006. 4（美）Wayne Wolf. Modern VLSI Design System on Silicon. 北京：科学出版社，2002. 5 朱正涌. 半导体集成电路. 北京：清华大学出版社，2001. 6 王志功，沈永朝.集成电路设计基础电子工业出版 社，2004年5月（21世纪高等学校电子信息类教材）.,第七章 MOS管模拟集成电路设计基础 7.1 引言,1、采用数字系统实现模拟信号处理 现实世界中的各种信号量通常都是以模拟信号的形式出现的，设计一个电路系统的基本要求，就是采集与实现系统功能相关的模拟信号，按系统的功能要求对采集的信号进行处理，并输出需要的信号（通常也是模拟量）。,2、集成电路的模块基本上可以分为数字电路和模拟电路两类 模拟信号和数字信号的分析处理方法不同，相应地，模拟集成电路和数字集成电路的设计分析方法也不同。模拟集成电路要求电路的每一个组成单元都必须是精确的，其性能与电路设计和版图设计的相关性比数字集成电路高得多。电路设计要考虑到很多相关因素，例如速度、频率响应、功耗、输入/输出摆幅等；对版图设计从平面布局到各器件几何图形的设计都十分的“讲究”，需要考虑的问题往往比数字集成电路版图设计多得多。,3、模块设计 随着集成电路规模和设计复杂度的不断提高，采用人工或半自动设计方法必然存在着设计效率低、设计周期长的问题。并且随着集成电路规模的不断扩大，基于晶体管级的电路仿真变得越来越困难，尤其是对于模拟集成电路而言，不仅电路的仿真过程变长而且仿真的收敛性也变差。 为了提高设计效率、缩短设计周期，可以首先将复杂的电路划分为若干模块，各个设计小组按照统一的标准并持设计各自的模块，然后分别完成各个模块的晶体管级电路仿真和版图验证，最后在此基础上完成整个系统的集成。-模块设计,7.2.1 模拟集成电路中电阻器-无源电阻和有源电阻,1. 掺杂半导体电阻 (1)扩散电阻 所谓扩散电阻是指采用热扩散掺杂的方式构造而成的电阻。这是最常用的电阻之一，工艺简单且兼容性好，缺点是精度稍差。 (2)离子注入电阻 同样是掺杂工艺，由于离子注入工艺可以精确地控制掺杂浓度和注入的深度，并且横向扩散小，因此，采用离子注入方式形成的电阻的阻值容易控制，精度较高。,7.2 MOS模拟集成电路中的基本元器件,2. 薄膜电阻 寄生效应影响了掺杂电阻的应用，所以，除了利用掺杂区构造电阻外，还常常利用薄膜材料制作电阻。主要的薄膜电阻有多晶硅薄膜电阻和合金薄膜电阻。 (1)多晶硅薄膜电阻 掺杂多晶硅薄膜也是一个很好的电阻材料，由于它是生长在二氧化硅层之上，因此，不存在对衬底的漏电问题，当然也不必考虑它的端头电位问题，因为它不存在对衬底的导通。 多晶硅薄膜电阻仍然存在寄生电容，但其性质与pn结电容不同，它的寄生电容是“多晶硅-氧化层-硅” 电容，单位面积电容的大小由氧化层厚度决定，如果将它们做在场氧化层之上，则可大大地降低分布电容。可以通过调整多晶硅的掺杂浓度和多晶硅氧化的方法来调整多晶硅电阻的大小。,(2)合金薄膜电阻 合金薄膜电阻是采用一些合金材料沉积在二氧化硅或其他介电材料表面上，通过光刻形成电阻条。 常用的合金材料有： Ta，方块电阻： 1010000/ ； Ni-Cr，方块电阻： 40400/ ； SnO2，方块电阻： 804000/ ； CrSiO，方块电阻： 30500/ 。 合金薄膜电阻通过修正可以使其绝对值公差达到10.01的精度。主要的修正方法有氧化、退火和激光修正。因此，合金薄膜电阻是制造精密匹配电阻的较好方法。下表给出几种合金薄膜电阻的特性，并与硼扩电阻做一比较。,3、有源电阻 所谓有源电阻是指采用晶体管进行适当的连接并使其工作在一定的状态，利用它的直流导通电阻和交流电阻作为电路中的电阻元件使用。双极型晶体管和MOS晶体管均可担当有源电阻。 以MOS晶体管为例，将MOS晶体管的栅和漏短接，使得导通的MOS晶体管始终工作在饱和区。,（a）NMOS管,（b）PMOS管 图7.2.1 有源电阻,7.2.2 模拟集成电路中的电容器,在模拟集成电路中，电容也是一个重要的元件。在双极型模拟集成电路中，集成电容器用作频率补偿以改善电路的频率特性。在MOS模拟集成电路中，由于在工艺上制造集成电容比较容易，并且容易与MOS器件相匹配，故集成电容器得到较广泛的应用。普通pn结电容的容量较小，有较大的温度系数和寄生效应等缺点，故应用不多。在双极型和MOS模拟集成电路中的电容器大多采用MOS结构或其相似结构。由于在MOS工艺中实现的MOS电容，匹配精度比电阻好，一般约为0.1%5%，因此在D/A、A/D转换器和开关电容电路等集成电路中，往往用电容代替电阻网络。下表列出了扩散电阻、离子注入电阻和MOS电容器的若干性能比较。,元件匹配数椐比较,1、以N+硅作为下极板的MOS电容器 在MOS模拟集成电路中广泛使用的MOS电容器结构之一是：以金属或重掺杂的多晶硅作为电容的上极板，二氧化硅为介质，重掺杂扩散区为下极板，如图7.2.2（a）（b）所示。,（a）金属做上极板,（b）多晶硅做上极板,图7.2.2 N+硅做下极板的MOS电容器,2. 以多晶硅作为下极板的MOS电容器 以多晶硅作电容器下极板所构造的MOS电容器是无极性电容器，如下图所示。这种电容器通常位于场区，多晶硅下极板与衬底之间的寄生电容比较小。,（a）金属做上极板,（b）多晶硅做上极板,图7.2.3 多晶硅为下极板的MOS电容器结构,在某些电路中，需用较大的电容或对电容有某些特殊要求，则可采用与双极工艺相容的薄膜技术制作薄膜电容器，形成一个平行板式的薄膜电容器。通常制作的方法是：先在硅材料上生长一层SiO2，然后淀积一层导体作为下电极板，接着再淀积一层介质材料，最后覆盖一层金属导体作为上电极。,3.薄膜电容器,图7.2.4 薄膜电容器,7.2.3 模拟集成电路中的场效应晶体管,1、场效应晶体管的特点 （1）场效应管是一种电压控制器件。它的输入偏流仅为10-10l0-12A，而且与工作点的设置无关，所以它有很高的输入阻抗，一般约为1010l012，这比普通双极型晶体管的输入电阻要高几个数量级。由于MOS管的这一特性，使其在采样保持和开关电容等电路中得到广泛应用。 （2）场效应管的频率响应比横向pnp管好得多，它的跨导比一般双极型晶体管低。因此，在运算放大电路的输入级及电平位移级，若采用场效应管，则其转换速率及频率特性均得到改善。,（3）MOS管的集成密度比双极型器件高得多。例如，具有同样性能的MOS运放所占芯片面积，仅是双极运放的3050。 （4）MOS管的抗辐射能力较强。 （5）用MOS管构成的互补电路，要比双极器件的互补电路更易于配置，结构也简单。这是因为，用CMOS技术容易通过几何图形和工艺参数的控制，制作性能近似相同的p沟和n沟互补电路。而对于双极技术来说，要获得与npn管特性近似相等的横向或纵向pnp管，如不用特殊工艺，几乎是不可能的。,由于场效应管的这些特点，使它在模拟集成电路中得到广泛应用。最先得到发展的是结型场效应管(JFET)与双极型器件相容工艺(也称BJFET工艺)的运算放大器，接着又发展了MOS管与双极型器件相容工艺(也称Bi-MOS工艺)的运算放大器。从70年代中后期广泛发展了单片MOS模拟集成电路，特别是全MOS的模-数转换器与数-模转换器等。 当然，与双极型晶体管相比，场效应管也有它的不足之处。例如，场效应管的参数离散性比双极型晶体管更大，而且跨导低。因此，场效应管差分放大器的失调电压比双极晶体管的大得多。MOS器件对的高输入失调电压，部分原因是在相同射极电流情况下，MOS管的跨导比双极型晶体管低，一般低550倍，而且同偏置条件有关。,此外，MOS管的噪声也比双极型器件的大。MOS管的噪声主要由两部分组成：热噪声和闪烁噪声。热噪声由有限的沟道电阻产生，增大gm可以降低热噪声的影响。闪烁噪声由硅和SiO2之间的界面态产生，增大MOS管的沟道面积可以有效的降低闪烁噪声。闪烁噪声的等效电压正比于1/f，所以频率越低，噪声的影响越大。通常在低频时，MOS管的 1/f 噪声要比热噪声大得多，这也是MOS模拟集成电路的一个主要缺点。,2、MOS管的小信号模型,图7.2.5 MOS管的小信号模型,在VLSI中的模拟集成电路单元主要用于处理信号链中的连续小信号，即所谓的模拟信号。模拟集成电路的设计较之数字逻辑的设计是比较困难的，要求电路的每一个组成单元必须是精确的。在VLSI技术中所设计和应用的模拟集成电路应与主流技术相融合，应以MOS模拟集成电路为主要的设计对象。,7.3 MOS模拟集成电路基本单元,模拟集成电路中的基本偏置包括电流偏置和电压偏置。电流偏置提供了电路中相关支路的静态工作电流，电压偏置则提供了相关节点与地之间的静态工作电压。各偏置的作用是使MOS晶体管及其电路处于正常的工作状态。在通常情况下，大部分的MOS模拟集成电路中的MOS晶体管，不论是工作管，还是负载管都工作在饱和区 。,7.3.1 基本偏置电路,1、电流偏置电路 在模拟集成电路中，电流偏置电路的基本形式是电流 镜。所谓的电流镜是由两个 或多个并联的相关电流 支路组成，各支路的电 流依据一定的器件比例 关系而成比例。 1) NMOS基本电流镜 NMOS基本电流镜 由两个NMOS晶体管组 成，如图7.3.1所示。,图7.3.1 NMOS基本电流镜,2) NMOS威尔逊电流镜 NMOS基本电流镜因为沟道长度调制效应的作用，交流输出电阻变小。从电路理论可知，采用电流串联负反馈也可以提高电路的输出电阻。 威尔逊电流镜正是 这样的结构。 NMOS威尔逊电流 镜的电路如右图所示。 提高输出电阻的基本 原理是在M1的源极接 有M2而形成的电流 串联负反馈。,图7.3.2 NMOS威尔逊电流镜,M2在电路中相当于一个串联电阻(有源电阻)，构成电流串联负反馈。M3的漏节点提供了M1的偏置电压，如果因为某种原因使输出电流Io增加，这个增加了的电流同时也将导致M2的VGS2增加，使得M1的栅源电压VGS1减小，从而使电流减小。反之，如果某种原因使Io减小，同样也会因M2的作用阻止电流变小。正是因为M2的电流串联负反馈的作用，使Io趋于恒流，提高了交流输出电阻。,在这个结构中，如果M1利M2的宽长比相同(其他的器件参数也相同)，因为在其中流过的电流相同，则它们的VGS必然相同，使M3的VGS3=2VGS2，而M2的VDS2=VGS2。M1、 M2的这种VDS上的差异也将导致参考电流与输出电流的误差，这时的参考电流将大于输出电流。如果M1的宽长比大于M2的宽长比，根据萨氏方程，在相同的电流条件下，导电因子K大则所需的VGS就比较小。VGS1的减小使得M3的VDS3减小，缩小了M2和M1的VDS差别，可以使误差减小。但即使M1的宽长比再大，也不可能使VDS3=VDS2，所以，若要消除误差必须在M3的漏极上串接一个电阻消耗掉多余的电压，使VDS3=VDS2。,右图所示的是威尔电流 镜的改进结构。由M4构成的 有源电阻“消耗”了一个VGS， 使M2、M3的源漏电压相等。 如果M1和M2的宽长比相同， 从M1、M2的栅极到M2、M3 的源极的压差为2VGS2，如果 M2、M3相同，则M4的栅源 电压就为VGS2，使M3管的源 漏电压和M2的源漏电压相 同，都为VGS2。这样的改进 使参考支路和输出支路电流 以一个几乎不变的比例存在。,图6-3-9,NMOS电流镜所能提供的电流偏置通常情况下是灌电流，即电流是流入漏极的情况。如果需要的是拉电流，则可采用PMOS电流镜。 3) PMOS电流镜 PMOS电流镜的结构与工作原理与NMOS结构相同。下图给出了PMOS的基本电流镜(a) 、威尔逊电流镜(b)和改进型的威尔逊电流镜(c) 。,图6-3-10 PMOS电流镜,4) 参考支路电流Ir 形成参考支路的电流的基本原理很简单，只要能够形成对电源(NMOS电流镜)或对(PMOS电流镜)的通路即可。 (1)简单的电阻负载参考支路,图6-3-11,(2)有源负载的参考支路,图6-3-12,图6-3-13,(3)自给基准电流的结构 如果在电流镜中的 参考电流就是一个恒流 (如右图所示) 那么， 整个电路中的相关支路 电流就获得了稳定不变 的基础。,图6-3-14,右图给出了一种自给基准电流的结构形式。M1、M2、M3组成了一个两输出支路的NMOS电流镜，M4、M5和M6组成了两输出支路的PMOS电流镜。M7、M8和R所构成的“启动”电路 。,图6-3-15,2、电压偏置电路 前面虽然尚未介绍电压偏置电路，但实际上在上一段已经用到了电压偏置，例如，电流镜中VGS1和有源负载的偏置电压VB。在这一部分将重点介绍各种电压偏置电路的设计。 在模拟集成电路中的电压偏置分为两种类型：通用电压偏置电路和基准电压电路。通用电压偏置电路用于对电路中一些精度要求较低的电路节点施以电压控制；基准电压电路则是作为电压参考点对电路的某些节点施以控制。,（1） 通用电压源 通用电压源是一些简单的电路，它按电路要求产生直流电压，并控制相关器件的工作状态，一般没有特殊要求。 最简单的电压源是分压电路，它的输出既可以是单点的，也可以是多点的。在电子线路中常采用电阻分压电路作为电压偏置的发生电路，在模拟集成电路中则常采用有源电阻作为分压电路的基本单元。图6-3-15给出了全NMOS的分压器电路图(a)和CMOS的分压器电路图(b)。,图(a)，V1=VGS1，V2=VGS1+VGS2；图(b)是一个CMOS的分压器结构，它的分压原理与NMOS并没有什么区别，它的Vo也可以用上式计算。,图6-3-15,上面简单的分压电路有一个共同的缺点，那就是它们的输出电压值随着电源电压的变化将发生变化。究其原因是因为电漏电压的波动直接转变为MOS晶体管的VGS的变化。如果电源电压的波动能够被某个器件“消化”掉，而不对担当电压输出的VGS产生影响就可以使输出电压不受电源电压波动的影响。 要使VGS不发生变化，对于栅漏短接的MOS管必须满足两个条件：一是VGS不能被直接作用，二是MOS晶体管的电流不能发生变化。,利用稳压管的输出特性同样可以得到稳定的输出电压。稳压管的符号和伏-安特性如下图所示。,图6-3-16,在MOS模拟集成电路中的稳压管可以采用pn+结构和p+n+结构制作，其中，pn+结构的稳压值VZ在6.57.5V，p+n+结构的稳压值VZ在4.5V左右。从稳压管的输出特性曲线可以看出，当电流在一定的范围内波动时，它的输出电压变化很小。从这一点我们又得到了一个器件的电阻特性：稳压管具有直流电阻大于交流电阻的特性。当然，当稳压管正向运用的时候，它就是一个普通的二极管，它的正向特性也表现为直流电阻大于交流电阻。,利用稳压管构造电压偏置电路的基本结构非常简单，下图给出了电阻和稳压管串联的电路结构和采用有源负载结构的电路形式。,图6-3-17,（2）基准电压源 理想的基准电压源，要求它不仅有精确稳定的电压输出值，而且具有低的温度系数。温度系数是指输出电参量随温度的变化量，温度系数可以是正的。 要使输出电参量的温度系数小，自然会想到利用具有正温度系数的器件和具有负温度系数的器件适当地组合，实现温度补偿，得到低温度系数甚至零温度系数的电路结构。 但遗憾的是，在MOS电路的情况下，器件的选择有限，而且基本器件参数与工艺参数和温度参数有强烈的依从关系，使温度补偿较之双极型电路更困难。在实践中已设计出全MOS的电压基准电路。,E/DNMOS基准电压源 增强型和耗尽型MOS晶体管的阈值电压有非常类似的负温度系数，因此，它们的电压差对温度的变化不敏感，可以利用这个特点制造温度稳定的电压基准。 图6-3-18所示的是以耗尽型/增强型阈值电压差为基础的电压基准电路的原理图。假设电路中的增强型NMOS管M1的阈值电压为VTNE，耗尽型NMOS管M2的阈值电压为VTND，并假定R1、R2相匹配。作为M1、M2的负载。A是一高增益放大器，构成负反馈工作方式。M1、M2的栅源电压之差作为基准输出电压，即VREF=A(VD1-VD2)=VGSE-VGSD。,图6-3-18,在工作过程中，若某种原因引起VD1上升，这将引起VREF上升，并因此使IDE上升，迫使VD1下降，保证VRFE的稳定。 VREF的温度系数决定于3个因素：M1、M2的阈值电压之差的温度系数；M1、M2的漏极电流ID的温度系数；沟道电子迁移率的温度系数。 近似计算的结果表明：在低温范围，影响温度 稳定性的主要因素是迁移率的温度系数，这时VRFE的温度系数是正的；在高温范围内，影响VRFE的温度稳定性的主要因素是阈值电压差的温度系数，VRFE的温度系数是负的；在室温附近，VRFE的温度系数比较小。,工作在亚阈值区的CMOS基准电压源 当MOS器件在极小电流下工作时，栅极下方呈现的沟道相当薄，并且包含的自由载流子非常少。器件的这一工作区域被称为弱反型或亚阈值区。工作在亚阈值区的NMOS晶体管，当漏源电压大于几个热电势Vt(=kT/q)时，具有正温度系数，约为+1500ppmC。利用MOS器件在亚阈值区的电流、电压的指数关系，采用图6-3-19(a)所示的结构，我们可以得到具有正温度系数的V这是一个正温漂源，如果有一个负温源与它相抵消，则可以得到低温漂的电压基准。,图 (b)给出了一个电路结构，这里的负温漂源是VBE，VBE的温度系数为-2mVC。图中连接成二极管结构的NPN晶体管是由CMOS结构中的n+掺杂区(NMOS的源漏掺杂)做发射区，p阱为基区，N型衬底为集电区的寄生双极晶体管。,图6-3-19,7.3.2 放大电路,放大器是模拟集成电路的基本信号放大单元。在模拟集成电路中的放大电路有多种形式，其基本构成包括放大器件(有时又称为工作管)和负载器件。放大电路的设计主要有两个内容：电路的结构设计和器件的尺寸设计。电路的结构设计是根据功能和性能要求，利用基本的积木单元适当地连接和组合来构造电路，通过器件的设计实现所需的性能参数。这个过程可能要经过多次反复，不断地修正电路结构和器件参数，最后获得符合要求的电路单元。,1、单级倒相放大器 倒相放大器的基本结构通常是漏输出的MOS工作管和负载的串联结构。 （1）基本放大电路 下图给出了6种常用的MOS倒相放大器电路结构。其基本工作管上是NMOS晶体管，各放大器之间的不同主要表现在负载的不同上，也正是因为负载的不同，导致了其输出特性上的很大区别。图中的输入信号VIN中包含了直流偏置和交流小信号。,图6-3-20 基本放大器,电阻负载NMOS放大器 电压增益AV为： 式中，gm1是 NMOS管M1在 饱和区的跨 导，ro1是M1 的交流输出 电阻。,E/ENMOS放大器 电压增益AVE为： 式中，ro1是M1的输出电 阻，对应的是M1工作在 饱和区的交流输出电阻， ro2是M2的输出电阻，对 应的是M2工作在饱和区 时的源端交流输出电阻， 它的电阻要远小于ro1。,分析M2的工作就可以知道，因为M2的栅和漏都是固定电位，M2的源极电位对应放大器的输出端VOUT，当交流输入信号使放大器的输出VOUT上下摆动时，使M2的VGS和VDS同幅度地变化，VGS=VDS，使M2的工作曲线遵循平方律的转移曲线。这里的ro2是从M2源极看进去的等效电阻，其阻值远比ro1小，因此，ro1/ro2ro2。 要提高放大器的电压增益，就必须增加工作管和负载管的尺寸的比值。,观察电路中各器件的工作点可以知道，对于负载管M2因为它的源极和衬底没有相连，所以，存在衬底偏置电压，当它的源极电位随信号变化而变化时，M2的VBS也跟着变化，即M2存在衬底偏置效应并且衬偏电压值是变化的。那么，这个衬底偏置效应又是如何作用于器件的呢? 首先，在直流状态下，衬底偏置效应使M2的实际阈值电压提高，导致它的工作点发生偏离。在设计中应注意这种偏离，加以修正。更为严重的是，衬底偏置效应导致M1的交流等效电阻发生变化，而使电压增益发生变化。衬底偏置效应使放大器的电压增益不降，这是不希望的。,(3) E/D NMOS放大器 右图中，因为耗尽型NMOS 负载管M2的栅源短接，所以， 无论输出VOUT如何变化，M2的 VGS都保持零值不变。但由于存 在衬底偏置效应的作用，沟道的 电阻将受它的影响。放大器的交 流电阻将主要由衬底偏置效应决 定，ED NMOS放大器的电压 增益为：,可以看出，以耗尽型NMOS晶体管作为负载的NMOS放大器的电压增益大于以增强型NMOS晶体管做负载的放大器。但两者有一个共同点，那就是：减小衬底偏置效应的作用将有利于电压增益的提高。对ED NMOS放大器，如果衬底偏置效应的作用减小，则B将减小，当B趋于零时，放大器的电压增益将趋于无穷大。这是因为当不考虑衬偏应时，如前所述，M2提供的是恒流源负载，其理想的交流电阻等于无穷大。,(4) PMOS负载放大器 下图所示的增强型PMOS负载放大器以CMOS技术作为技术基础。由于PMOS管是衬底和源极短接，这样的电路结构不存在衬底偏置效应。(e)图电路和(f)图电路的结构差别在于PMOS晶体管是否接有固定偏置，但也正是因为这一点使它们在性能上产生了较大的差别。,（2）基本放大器的改进 消除或减小衬偏效应影响 之所以产生衬底偏置效应是因为MOS 器件的源和衬底未连接在一起，使源和衬底间的pn结反偏所至。消除衬底偏置的一个最简单的方法是将MOS器件的源与衬底短接，但这必须获得的支持。 如果是全NMOS结构，由于是制作在相同的p-Si衬底之上，所有器件的衬底是连接在一起的，只有源端接地(单电源供电)或最负(正负双电源供电)的NMOS管的源和衬底是相连的，其他的NMOS管都不能够实现源和衬底的短接。,如果是p阱CMOS工艺，可以通过源和衬底短接消除电路中存在衬底偏置的NMOS管。方法是对这些NMOS管的每一个单独制作一个p阱，并将NMOS管的源极和衬底接触区相连。对电路中源极未接正电源的PMOS管，不能够消除衬底偏置。如果是n阱CMOS工艺，则可以采用单独制作n阱的方法消除PMOS管的衬底偏置，对NMOS管则不行。 除了工艺措施消除器件的衬底偏置的方法外，还可以采用电路结构的设计改进减小衬底偏置对放大器性能的影响。,在图6-3-20(d)所示的E/D NMOS放大器中，由于耗尽型NMOS管的衬偏效应使放大器的电压增益下降。修改这个电路结构的指导思想是：当负载管的衬底偏置效应使负载管中导电水平下降时，设法提高负载管的VGS值，提高负载管的导电水平。如果能够使下降的电流值与提高的电流值相等，则可以抵消衬底偏置的影响。 经修改后的电路结构 如右图所示，用虚线框起 的晶体管组合构成电路的 负载。M3、M4组成的附加 电路用以减小衬偏效应的 影响，其中流过的电流 IX远小于工作的正常电流ID。,图6-3-21,这个电路的工作原理是：如果不考虑衬底偏置效应和沟道长度调制效应，则当放大器的输出VOUT上下摆动时，由M3的VDS消耗了VOUT的变化量，只要M3仍工作在饱和区，电流Ix就不会发生变化，M4的VGS4保持不变，M2以恒定的VGS2工作，与VGS2=0的情况相似，所不同的仅仅是基本栅源偏置不同。 减小衬偏效应影响的工作原理：当输出电压VOUT向正向摆动时，衬偏效应的作用使得M2的电流减小，但同时衬偏效应也使M4的沟道电阻变大，M4所对应的转移特性曲线向右移动，如果仍能保持Ix不变，则必然使VGS4增加，从而使M2的栅源电压增加，并导致M2的电流增加，部分地消除了衬偏效应的影响 。,实际上，同样的因为衬底偏置效应的作用，M3的导电水平也将下降，使Ix减小，为保证减小衬偏效应影响的效果，在设计中应使M3的电阻远小于M4的电阻，其目的是使衬底偏置效应对M3沟道电阻的影响远小于对M4的影响。 这个电路的缺点是减小了放大器的动态输出范围。 图中，用虚线框起来的器件组合部分，可以作为减小耗尽型负载衬底偏置效应影响的了电路，在电路设计中应用。,CMOS推挽放大器 前面所介绍和讨论的放大器都是以单一的MOS管为工作管的结构，用做有源负载的MOS管的放大能力未被利用。CMOS推挽放大器仍然采用一对MOS晶体管作为基本单元，如右图所示，在输入信号VIN中包括了直流电压偏置VGS和交流小信号vi。,图6-3-22,因为两管的沟道不同，所以，当输入信号电压向正向摆动时，NMOS管的电流增加，PMOS管的电流减小，即两管的交流电流方向相反，放大器的输出电流为两管电流数值之和。M1的输出交流电流等于：,2、差分放大器 差分放大器是模拟集成电路的重要单元。为了抑制共模信号，通常将差分放大器作为模拟集成电路的输入级。 共模抑制比是差模电压增益和共模电压增益之比。共模抑制比表示差分放大电路抑制共模信号能力的强弱，共模抑制比越大，表示差分放大器抑制模信号的能力强。 差模信号vid=vi1-vi2，共模信号vic=（vi1+vi2）/2。 （1）基本的MOS差分放大器 电路结构 MOS差分放大器的电路结构如图6-3-23所示。其中，(a)图给出的是以NMOS晶体管作为差分对管的电路结构，(b)给出的是以PMOS晶体管为差分对管的电路结构。电路中的负载可以是各种形式，通常为有源负载。M5被偏置在饱和区，作为另一个负载，它提供恒流ISS。,图6-3-23,MOS差分放大器的负载形式 MOS差分放大器的负载与基本放大器的负载形式有相似之处，主要的差别在于差分放大器的负载是成对的结构，与差分对管一样，它们也通常是匹配形式，即两个负载器件是同种器件，具有相同的电学参数和几何参数。差分放大器的负载通常是有源负载，对NMOS差分对管的差分放大器，其负载可以是增强型NMOS有源负载，耗尽型NMOS有源负载，互补型有源负载(PMOS恒流源负载)，以及电流镜负载。,图6-3-24,1)增强型NMOS有源负载 2)耗尽型NMOS有源负载 3)PMOS恒流源负载 4)PMOS电流镜负载 前面3种负载形式的差分放大器的共同问题是，如果信号电压单端输出，放大器的电压增益要受到损失。但如果取双端输出，则意味着后级放大器也必须是双端输入的放大器。否则，必须在两级放大器之间插入双端转单端的电路。 最后一个给出了以PMOS电流镜为负载的差分放大器的电路形式。由于采用了电流镜，在差分放大器中就完成了双端转单端的功能，其特点是采用单端电压输出而不损失电压增益。,7.3.3 源极跟随器 在前面介绍的各种单级放大器都是倒相放大器，其共同的特点是在工作管的漏极输出信号电压。与双极电路中的射极跟随器一样，MOS电路也有同相输出的电路结构，MOS 工作管的源极输出信号跟随输入信号。这样的电路称为源极跟随器，具有输入阻抗高，输出阻抗低，电压增益接近于1(小于1)的特点。源极跟随器电路及其变化形式的电路在MOS模拟集成电路中有广泛地应用。,下图给出了两种EENMOS源极跟随器的电路图。电路的差别在于(a)图是固定栅电压偏置负载结构，M2所构成的是恒流源负载，(b)图是栅漏短接的负载结构，其等效负载电阻值较小。由于电路中的工作管M1的源和衬底间存在电压差，所以，M1存在衬底偏置效应。,图6-3-25,与前面的讨论类似，源跟随器也可以采用其他的有源负载形式。 源极跟随器的电压增益是小于1而接近于1。和双极型电路中的情况相似，负载电阻越大，串联电流负反馈的作用越大，源极对栅极信号的跟随性越好。 7.3.4 MOS输出放大器 MOS输出级的基本考虑除了一般放大器的特性之外，主要是电流输出驱动能力，输出电压的动态范围等的问题。如果是电压输出，则希望尽可能减小输出电阻。,（1）源极输出级 最简单的MOS输出级电路是源极跟随器。前面已经介绍了两种简单的源极跟随器电路，下面给出了另一个电路形式。M1、M2和M3组成分相器电路，输入给M1的信号vi在M1的漏和源产生两个相位相反的信号，分别送到M4和M5的栅极。如果M2、M3设计的相同，则分相器将产生两个大小相等，相位相反的信号。当输入vi向负向摆动时，M4的导通更充分，输出电流增加，M5电流减小，两者的作用使外部负载获得了较大的拉出电流。反之，当vi向正向摆动时，M5电流灌入的能力增加，M4输小的电流减小。同样地为外部负载提供较大的灌入电流。M4、M5所组成的结构以及信号关系和前面所介绍的CMOS推挽放大器相似也是推挽结构。,图6-3-26,图6-3-27,但这个电路的输出电压正向最大值为VDD-2VTN，输出电阻与一般的源极跟随器相近。在设计中可以利用CMOS结构制作NPN晶体管，以此减小输出电阻。图6-3-27给出了两种利用NPN晶体管的跟随器输出电路。 如果不考虑衬底偏置效应的影响，我们知道源极跟随器的输出电阻ro1/gm1，加大器件的跨导有利于减小输出电阻。采用衬底NPN晶体管正是利用了双极器件的跨导远大于MOS器件的特点。图6-3-27中(b)图结构是将图6-3-25(a)中的NMOS管换为衬底NPN管得到的结构。,图6-3-27(b)不仅仅是减小了输出电阻，而且提高了电路的电流驱动能力，它的基本原理与图6-3-26所示结构相近，通过M1，M3组成的倒相放大器将相位相反的两个信号同时送到T1和M1的输入，构成椎挽结构，提高了输出端的电流驱动能力。,（2）甲乙类推挽输出级 在图6-3-28中，M3 是工作管，M6是负载管， M4、M5提供了M1、M2 的偏置，避免交越失真。 以M3、M6为主构成的是 共源放大电路，如果没有 M4、M5，则图6-3-28所 示电路就成为乙类放大 器。PMOS管M1和NMOS 管M2构成一对源极输出的 对管。,图6-3-28,图6-3-29所示的电路同样是利用了推挽结构，但将输入电压的变化转化为输出电流的变化，再利用电流镜输出。,图6-3-29,7.3.5 运算放大器 运算放大器是模拟集成电路中最典型的电路。它通常是由我们在前面介绍的基本积木单元构造而成。典型的运算放大器的组成包括：偏置电路，输入组(通常是差分输入级)，中间增益级和输出级，等等。 （1）两级CMOS运放 从基本单元模块的讨论，我们可以知道CMOS结构具有独特的优点，比其他的MOS电路更适合做模拟电路。利用CMOS中的互补晶体管结构，可以方便地直接把双极型模拟集成电路转变为同类的CMOS模拟集成电路。 图6-3-30显示了一个具有两个放大级的CMOS运算放大器电路。,图6-3-30,这个运算放大器电路由5个基本电路单元模块组成：偏置电路，差分放大电路，源极跟随器，推挽输出级和频率补偿网络。 基本的偏置电路包括了M10、M11和M5、M6。其中，M10、M11，组成了NMOS比例电流镜的参考支路，其输出支路M5为差分放大级提供了恒流源负载，同时，与之相连的M6也为源极跟随器提供了恒流源负载。 差分放大级由M1M5组成，其中M5是电流源负载。以NMOS晶体管M1、M2作为差分输入对管，以PMOS基本电流镜作为差分放大级的有源负载完成双转单。,M7、M6构成NMOS的源极跟随器电路，实现电平位移，并为M8、M9提供静态偏置。VGS7确定了M8、M9的栅极直流电压的差值，M8、M9构成了CMOS推挽榆出级。因为是恒流源负载的源跟随结构，交流信号在M8、M9上近似相等。源极跟随器的直流电平的位移量V由M7的静态电流IDS7和M7的尺寸决定。,在电流一定的情况下，只要改变M7的宽长比即可改变直流电平的位移量，用以保证输出失调为0。 M8、M9构成CMOS推挽放大级，它们同时接受来自差分输入级的信号，两者互为负载，但同叫又都是放大管。其工作原理与图6-36介绍的CMOS推挽放大级相同。当输入电压正向变化时，M9的电流增加，M8电流减少，负载电流由M9提供，输出电压向负向变化；反之，当输入电压向反向变化时，M9电流减少，M8电流增加，负载电流(流出放大器)由M8提供，输出电压向正向变化。,M12、M13构成一个常开的CMOS传输对，它当做电阻使用，和电容Cc组成频率补偿网络。它们跨接在输出放大级的输入与输出端之间，利用密勒效应提高它们的等效阻抗满足频率补偿的要求。CMOS传输对中的晶体管的源和漏与传输的信号有关，但M12和M13的同一侧的源漏定义总是相反的，因此，从一侧看进去总是一个是漏电阻，另一个是源电阻也就是说，一个电阻大，一个电阻小。它们的并联电阻取决于小电阻，当M12、M13设计的跨导相同时，等效电阻rAB1/gm，gm是Ml2(M13)的跨导。,（2）CMOS共源-共栅(cascode)运放 图6-3-31给出另一个两级CMOS运算放大器的简化电路。所谓简化是指这个电路中的偏置电路被电流源IB和偏置电压VB8、VB9所替代而未画出。,图6-3-31,共源-共栅运放的名称来源于第2级放大电路中M6、M8和M7、M9的结构。其中M6、M7是共源结构，M8、M9是共栅结构，所以，M6、M8构成了共源-共栅组态，同样，M7、M9也构成了共源-共栅组态。 和双极型电路中的共射-共基组态相似，在MOS放大器中，采用共源-共栅组态的目的通常是为了减小工作管的密勒电容，从而减小放大器的输入电容，以减轻前级放大器的输出负载，同时扩展放大器的带宽。这个运放由偏置电路和两级放大电路组成：基本偏置电路是电流源IB和NMOS晶体管M12、M11所组成的电流镜。输入放大级是以NMOS晶体管M1、M2为差分对管，以两组有源负载所组成的双端输出的差分放大级。,双端输出的差模信号被同时送到了共源-共栅放大级的输入端。这里巧妙地利用了3组电流镜，因此，也可以通过电流镜的电流传输作用解释运算放大器的工作原理。当输入差模信号使M1管电流减少，M2管电流增加时，因为差分放大器的有源负载都位于电流镜的参考支路，因此，M3、M5组成的电流镜电流减少，并因此使M10管电流减少，同时，M4的电流增加。通过电流镜的作用，M7管电流减少，M6管电流增加，负载电流由M6提供，负载电容充电，输出端电位上升。反之，M6电流减少，M7电流增加，负载电流由M7提供，负载电容放电，输出电位下降。由此我们也可知道，M1的栅极是运算放大器的反相输入端，M2的栅极是运算放大器的同相输入端。,（3）带有推挽输出级的运放 图6-3-32是一个具有输出放大级的运算放大器电路。其输出放大级的结构与图6-3-28所显示的甲乙类推挽输出级相似，所不同的是，这里的工作管是PMOS晶体管，而图6-3-28中的电路是以NMOS晶体管为工作管。,图6-3-32,那么，为什么采用PMOS晶体管做工作管呢?其目的主要是移动直流电平。因为，差分输入级是以NMOS差分对管为工作管，其漏输出端的直流电位高于输入端，如果仍采用图6-3-28中的结构，则运算放大器的输出端的直流电位必然偏高，使运放的输出动态范围不匹配。采用了PMOS晶体管作工作管后，将被差分输入级所抬高的直流电平下移，通过工作电流的设计，可以获得所需的直流电平移动量。 这个运算放大器的电压增益主要由差分输入级和M5、M6、M7、M10所组成的放大级提供。,（4）采用衬底晶体管输出级的运放 为获得低的输出电阻，运放的输出级可以采用衬底晶体管输出级的结构，利用双极型晶体管的跨导高于MOS晶体管的特点，降低源跟随输出级的输出电阻。图6-3-33给出了这样的电路结构。,图6-3-33,该运算放大器由基本偏置电路，差分输入级，衬底晶体管输出级和频率补偿网络组成。 基本偏置电路 R、M6构成的分压结构为M7、M8提供了电压偏置，使它们都工作在饱和区，为差分放大级和输出级提供了恒流源负载。因为差分放大级是以PMOS晶体管为工作管的电路形式，所以，PMOS管M7是作为差分放大级的上负载使用。 在差分输入级中通过电流镜M3、M4完成了双端转单端的任务，同时，因为是PMOS管作差分对管，其漏输出端的电位低于输入端的直流电位，因此，后级采用NMOS作放大管平衡直流电平。从上面几个运放的分析可以看出，在CMOS运放中常采用互补型的MOS晶体管来平衡直流电平。,输出级采用的结构与图6-3-27(b)所示结构完全一致，这里不再对它进行分析： 该运放的频率补偿网络中的电阻与图8-45中运放相同，电路中的频率补偿电容是利用了M10的栅电容，因为输出级中M5的漏电位高于栅电位，所以M10是处于导通状态。 从上面对4个CMOS运算放大器的分析，我们看到CMOS的电路结构非常简单，可以由基本的电路模块“拼接”而成。在构造运算放大器的电路时最基本的考虑是：电压增益或跨导、带宽、直流电平的平衡、以及输出电阻等基本要求。当然，对于某些性能方面有较高要求的电路，其电路结构可能会相对复杂，这需要根据设计要求，在基本设计理论的指导下不断地优化电路结构直止满意的结果。,以上介绍的是两级放大器的结构，如果需要高的电压增益，则，可以考虑采用三级放大器结构。但是，当放大级的级数超过两级(包括两级)后运放的闭环稳定性的问题是一个较严重的问题。在电路设计中必须采取相应的措施，保证运算放大器闭环工作的稳定性。 三、电压比较器 电压比较器是另一个重要的模拟单元，在模拟信号的处理中，有时要比较和判别两个信号的大小，比较器的作用就是将两个模拟信号进行比较，输出一个逻辑值。比较器输出逻辑值的特性是它和一般的模拟集成电路的主要不同之处，图6-3-34给出了比较器的符号和电压传输特性。,图6-3-34,理想的电压比较器，当输入电压VP大于等于参考电压VN，即VPVN时，电压比较器的输出为高电平；当VPVN时，电压比较器的输出为低电平。如果参考电平VN接的是同相端，情况正好相反。 电压比较器结构设计的和运算放大器类似，也是双端差分输入，单端输出的放大器。但是在许多具体要求上，它又和运算放大器有很大的不同。主要表现在： (l)电压比较器的输出电压摆幅和直流电平，都被设计得和逻辑电平相适应，它不需要正负极性对称的输出。,(2)电压比较器的输出是在两种输出电平之间摆动。电压增益仅仅是为了减小能使输出从一种逻辑状态转换到另一种逻辑状态所需的差分输入变化量。 (3)因为电压比较器是大信号应用，所以总是工作于开环状态，不需要设计频率补偿网络。 在实际设计中还必须特别注意减小电压比较器的失调电压。对于高性能的电压比较器，应具有高的开环增益、低的失调电压高的压摆率。,电压比较器的电压传输特性 图6-3-34(b)表示了在不考虑失调情况下的电压比较器的电压传输特性。当输入电压和参考电压的差值在VIL和VIH之间时，输出电压以一定的变化率发生改变，而这个变化率就是图中的斜率，它等于电压比较器的电压增益Av。,显然，电压比较器的电压增益越大，电压比较器越灵敏。,差分电压比较器 前面介绍的差分放大器，如果将它的工作区域扩展到饱和区，就可以作为差分电压比较器。 从对CMOS差分放大器的分析可知，在其他参数相同的情况下恒流源电流Iss越小，其电压增益越大。同时，我们还知道Iss越小，在差模输入时的线性范围越小 。因此，通过适当地设计，可以很方便地将普通的差分放大器电路用做为电压比较器。设计的目标是使差模电压达到一定的数值时，其输出的电压对应电压比较器的VOH或VOL。 当然，仅仅一级放大器难以有效地提高电压比较器的电压增益，不能满足电压比较器的比较灵敏度和转换时间的要求。为增加增益，常采用两级放大电路构造电压比较器。,两级电压比较器 图6-3-35给出一个具有两级放大器结构的CMOS电压比较器。,图6-3-35,从电路的结构上看，这个，电压比较器与普通的运放非常相像。参考电流IB和M8构成基本偏置电路。第一级是差分放大级，以NMOS晶体管为差分对管，以PMOS电流镜作为有源负载，并完成双转单，M7作为差分放大器的下负载提供恒流源偏置，由这个电流的设置可以确定差分放大级的电压增益和线性范围。第二级放大器是以PMOS为放大管的共源放大器。通过对M5的设计及偏流的设计可以受变放大器的电压增益。 在平衡点，即VP=VN时，要求所有的器件均工作在饱和区。为减小失调电压，差分放大器中的M1，M2，M3和M4相匹配，这里求M1，M2的宽长比应设计的相同，且在版图中位置对称，几何图形相同，高精度要求时还应采用同心布局结构。同样地，M3、M4也应保持宽长比的一致与对称。,由于比较器由两级电路组成，其总的传输延迟时间由每级的传输延迟相加。电路中的C1和C2是寄生电容，它们的存在将影响到每级放大器的传输延迟时间。由于传输延迟的存在，使得电压比较器的实际状态转换时间变长，需考虑传输延迟和转换时间两个部分。为减小传输延迟，应尽量设法减小寄生电容C1和C2。 除了上面介绍的两种电压比较器外，还有许多其他的电路形式，这里不一一介绍了。,模拟集成电路的性能与版图设计的相关性比数字集成电路强得多，所以，模拟集成电路的版图设计在要求上要比数字集成电路高得多。版图设计从平面布局到各器件的几何图形的设计都十分的“讲究”