组合逻辑电路12.ppt

2019年5月1日星期三,1,3.1 组合逻辑电路的分析与设计方法,3.2 加法器,3.3 数值比较器,3.4 编码器,3.5 译码器,3.6 数据选择器,3.7 数据分配器,第3章 组合逻辑电路,2019年5月1日星期三,2,组合电路：输出仅由输入决定，与电路当前状态无关；电路结构中无反馈回路（无记忆）,3.1 组合逻辑电路的分析与设计方法,2019年5月1日星期三,3,1、逐级标注。 2、逐级写出表达式，最后得到以输入变量表示的输出函数表达式。用卡诺图或公式法化简。,3、列真值表。 4、说明电路的逻辑功能。如何用电路实现。,分析(电路功能),一般步骤为,3.1.1 组合逻辑电路的分析,2019年5月1日星期三,4,逻辑图,逻辑表达式,1,1,最简与或表达式,化简,2,2,逐级写出,例：,2019年5月1日星期三,5,最简与或表达式,3,真值表,3,4,电路的逻辑功能,是一种3人表决电路：只要有2票或3票同意，表决就通过。,4,2019年5月1日星期三,6,逻辑图,逻辑表达式,例：,最简与或表达式,2019年5月1日星期三,7,真值表,用与非门实现,输出Y只与输入A、B有关，而与输入C无关。Y和A、B的逻辑关系为：A、B中只要一个为0，Y=1；A、B全为1时，Y=0。所以Y和A、B的逻辑关系为与非运算关系。,电路的逻辑功能,2019年5月1日星期三,8,设计(功能电路) 设计一般步骤为 1、功能描述（确定输入变量和输出函数及它们之间的逻辑关系）。 2、列真值表。 3、化简成最简表达式。 4、根据最简表达式或适当变形后的函数表达式，画出逻辑图。,3.1.2 组合逻辑电路的设计,2019年5月1日星期三,9,真值表,电路功能描述,例：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。,设楼上开关为A，楼下开关为B，灯泡为Y。并设A、B闭合时为1，断开时为0；灯亮时Y为1，灯灭时Y为0。根据逻辑要求列出真值表。,2019年5月1日星期三,10,逻辑表达式或化简,已为最简与或表达式,逻辑变换,逻辑电路图,用与非门实现,用异或门实现,2019年5月1日星期三,11,真值表,电路功能描述,逻辑表达式,例：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。,设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y，根据逻辑要求列出真值表。,2019年5月1日星期三,12,卡诺图,最简与或表达式,化简,逻辑变换,逻辑电路图,化简,1,1,1,Y=,AB,+AC,2019年5月1日星期三,13,3.1.3 组合电路中的竞争冒险,1、产生竞争冒险的原因,在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争冒险。,产生竞争冒险的原因：主要是门电路的延迟时间产生的。,2019年5月1日星期三,14,平均传输延迟时间tPd,tPd=(tPHL+ tPLH)/2,负脉冲0冒险,正脉冲1冒险,2019年5月1日星期三,15,例：已知电路图如图，判断电路是否存在冒险，画出消除冒险的电路。,2、判断竞争冒险的方法,2019年5月1日星期三,16,(a)有冒险电路 (b)无冒险电路,2019年5月1日星期三,17,卡诺图法判断竞争冒险,有圈相切，则有竞争冒险,例：,增加冗余项， 消除竞争冒险,2019年5月1日星期三,18,小结,组合电路的特点：在任何时刻的输出只取决于当时的输入信号，而与电路原来所处的状态无关。 组合电路的逻辑功能可用逻辑图、真值表、逻辑表达式、卡诺图和波形图等5种方法来描述，它们在本质上是相通的，可以互相转换。 组合电路的分析步骤：逻辑图写出逻辑表达式化简列真值表逻辑功能描述。 组合电路的设计步骤：列出真值表写出逻辑表达式或画出卡诺图逻辑表达式化简和变换画出逻辑图。,2019年5月1日星期三,19,1、半加器,3.2.1 半加器和全加器,两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。,加数,本位的和,向高位的进位,3.2 加法器,2019年5月1日星期三,20,2、全加器,Ai、Bi：加数， Ci-1：低位来的进位，Si：本位的和， Ci：向高位的进位。,对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。,2019年5月1日星期三,21,全加器的逻辑图和逻辑符号,2019年5月1日星期三,22,用与门和或门实现,2019年5月1日星期三,23,用与或非门实现,再取反，得：,2019年5月1日星期三,24,2019年5月1日星期三,25,实现多位二进制数相加的电路称为加法器。,1、串行进位加法器,3.2.2 加法器,构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。,特点：进位信号是由低位向高位逐级传递的，速度不高。,2019年5月1日星期三,26,2、并行进位加法器（超前进位加法器）,进位生成项,进位传递条件,进位表达式,和表达式,4位超前进位加法器递推公式,2019年5月1日星期三,27,超前进位发生器,2019年5月1日星期三,28,加法器的级连（扩展）,2019年5月1日星期三,29,加法器的应用,8421 BCD码转换为余3码,BCD码+0011=余3码,位 权（位的权数）：每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这一位的权数。权数是一个幂。,2019年5月1日星期三,30,小结,能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。 能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数的相加，求得和及进位的逻辑电路称为全加器。 实现多位二进制数相加的电路称为加法器。 按照进位方式的不同，加法器分为串行进位加法器和超前进位加法器两种。串行进位加法器电路简单、但速度较慢，超前进位加法器速度较快、但电路复杂。,2019年5月1日星期三,31,比较两个1位二进制数的大小或是否相等的逻辑电路称为数值比较器，简称比较器。,3.3.1 1位数值比较器,设1大，0小，AB时L11；AB时L21；AB时L31。得1位数值比较器的真值表。,3.3 数值比较器,2019年5月1日星期三,32,逻辑表达式,逻辑图,数值比较器的输入是要进行比较的两个1位二进制数，输出是比较的结果。,2019年5月1日星期三,33,用文字、符号或者数码表示特定对象的过程，都可以叫做编码。 在日常生活中就经常遇到编码的问题。例如，家长给孩子取名字，开运动会给运动员编号 ，都是编码。不过孩子取名字用的是汉字，运动员编号用的是十进制数。,3.4 编码器,实现编码操作的电路称为编码器。,I0 I1 I2 I3 I4 I5 I6 I7,2019年5月1日星期三,34,3.4.1 二进制编码器,1、3位二进制编码器,用n位二进制代码对2个信号进行编码的电路称为二进制编码器,输入端不允许有两个或者两个以上的信号同时存在，即某一给定时刻，该编码器只能对个输入信号进行编码，即输入信号II是一组相互排斥的变量。,I0 I1 I2 I3 I4 I5 I6 I7,简化真值表,2019年5月1日星期三,35,逻辑表达式,逻辑图,2019年5月1日星期三,36,前面讲的编码器，输入信号都是互相排斥的，不允许有两个或者两个以上的信号同时存在。,2、3位二进制优先编码器,而优先编码器中则不同，允许几个信号同时输入，但每一时刻输出端只给出优先级别较高的那个输入信号所对应的代码，不处理级别低的信号。,2019年5月1日星期三,37,集成3位二进制优先编码器74LS148的真值表,输入：逻辑0(低电平）有效,输出：逻辑0(低电平）有效,2019年5月1日星期三,38,2019年5月1日星期三,39,2019年5月1日星期三,40,能将十进制数的十个数字0、1、2、3、4、5、6、7、8、9编成二进制代码的电路，叫做二十进制编码器。其输入是9十个数字，输出二十进制码，简称（inaryCodedDecimal）码。 根据2nN10，一般取n4。四位二进制代码共有16种组合，取其中任何十种均可表示09十个输入信号。,3.4.2 二-十进制编码器,2019年5月1日星期三,41,8421 BCD码编码器,输入10个互斥的数码 输出4位二进制代码,真值表,2019年5月1日星期三,42,逻辑表达式,逻辑图,2019年5月1日星期三,43,把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。,3.5.1 二进制译码器,设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。,3.5 译码器,2019年5月1日星期三,44,1、3位二进制译码器,输入：3位二进制代码 输出：8个互斥的信号,2019年5月1日星期三,45,逻辑表达式,逻辑图,2019年5月1日星期三,46,A2、A1、A0为二进制译码输入端， 为译码输出端（低电平有效），G1、 、 为选通控制端。当G11、 时，译码器处于工作状态；当G10、 时，译码器处于禁止状态。,2、集成二进制译码器74LS138,2019年5月1日星期三,47,真值表,输入：二进制码,输出：低电平有效,2019年5月1日星期三,48,二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。,3.5.2 二-十进制译码器,1、8421 BCD码译码器,把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。,2019年5月1日星期三,49,真值表,2019年5月1日星期三,50,逻辑表达式,逻辑图,2019年5月1日星期三,51,将与门换成与非门，则输出为反变量，即为低电平有效。,2019年5月1日星期三,52,3.5.3 显示译码器,将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。分为半导体显示器(称为LED数码管)，液晶显示器(称为LCD数码管) 。,1、数码显示器原理,2019年5月1日星期三,53,2019年5月1日星期三,54,b=c=f=g=1，a=d=e=0时,c=d=e=f=g=1，a=b=0时,共阴极,2019年5月1日星期三,55,2、显示译码真值表,2019年5月1日星期三,56,a的卡诺图,2019年5月1日星期三,57,b的卡诺图,c的卡诺图,2019年5月1日星期三,58,d的卡诺图,e的卡诺图,2019年5月1日星期三,59,f的卡诺图,g的卡诺图,2019年5月1日星期三,60,逻辑表达式,2019年5月1日星期三,61,逻辑图,2019年5月1日星期三,62,2、集成显示译码器74LS48,引脚排列图,2019年5月1日星期三,63,n个输入变量的译码器可提供为2n个最小项输出，因此，译码器可用作最小项发生器。组合逻辑函数总能表示成最小项之和的形式，所以，利用译码器和逻辑门电路可以实现逻辑函数。,3.5.4 译码器的应用用译码器实现逻辑函数 书p72,例 用74138实现下列函数,解：将函数转换成最小项之和的表达式，,最小项之和,2019年5月1日星期三,64,于是有,2019年5月1日星期三,65,小结,* 把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。实际上译码器就是把一种代码转换为另一种代码的电路。 * 译码器分二进制译码器、十进制译码器及字符显示译码器，各种译码器的工作原理类似，设计方法也相同。 * 二进制译码器能产生输入变量的全部最小项，而任一组合逻辑函数总能表示成最小项之和的形式，所以，由二进制译码器加上或门即可实现任何组合逻辑函数。,2019年5月1日星期三,66