组合逻辑电路2.ppt

第八章 组合逻辑电路,本章主要内容：,组合逻辑电路的分析和设计方法； 常用中大规模组合逻辑器件： 编码器 译码器 数据分配器和数据选择器 数值比较器 加法器 可编程逻辑器件,概述,逻辑电路,组合 逻辑电路,时序 逻辑电路,功能：输出只取决于 当前的输入。,组成：门电路，不存在记忆元件。,功能：输出取决于当前的输入和原来的状态。,组成：组合电路、记忆元件。,组合电路的研究内容：,分析：,设计：,给定 逻辑图,得到 逻辑功能,分析,给定 逻辑功能,画出 逻辑图,设计,y1,y2,ym,a1,a2,an,向量形式,输入与输出的函数关系,组合逻辑电路的框图,8.1 组合逻辑电路的分析方法和设计方法,1. 由给定的逻辑图逐级写出逻辑关系表达式。,分析步骤：,2. 用逻辑代数或卡诺图对逻辑代数进行化简。,列出真值表。 根据真值表和表达式确定电路功能。,电路 结构,输入输出之间的逻辑关系,8.1.1 组合逻辑电路的分析方法,例：分析下图的逻辑功能。,真值表,特点：输入相同为“1”； 输入不同为“0”。,同或门,8.1.2 组合逻辑电路的设计方法,任务要求,最简单的逻辑电路,1. 指定实际问题的逻辑含义，逻辑赋值，列出真值表。,分析步骤：,2. 列出逻辑表达式，化简。,3. 画出逻辑图,例 设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。,1. 首先指明逻辑符号取“0”、“1”的含义。,2. 根据题意列出真值表。,真值表,三个按键A、B、C按下时为“1”，不按时为“0”。输出是F，多数赞成时是“1”，否则是“0”。,真值表,3. 画出卡诺图，并用卡诺图化简：,4. 根据逻辑表达式画出逻辑图。,(1) 若用与或门实现,8.2.1 编码器 编码是将二进制数按一定的规律编排，使各组代码都具有明 确的含义的过程，能完成编码过程的电路就称为编码器。,编码器框图,二-十进制编码器的作用：将十个状态（对应于十进制的十个代码）编制成BCD码。,编码器正常工作时，只有一个输入信号有效。 输出的位数少于输入的位数，mn。,8.2 常用的组合逻辑电路,1、普通编码器,分析键控8421 BCD码编码器的编码过程：,原理图,输入：S0S9； 输出：A、B、C、D（8421码） 和S（控制使用标志） 输入信号低电平有效,由逻辑图可得各输出变量的 逻辑表达式：,真值表：,2、优先编码器,优先编码器允许几个输入信号同时优先，但只对其中优先级别最高的输入信号进行编码。,优先编码器74148 （a）逻辑图 （b）引脚图,输入低电平有效， 输出也有低电平有效。,有8个信号输入端，3个二进制码输出端。 控制信号：输入使能端EI，输出使能端EO和优先编码工作状态标志GS。 当EI=0时，编码器工作；当EI1时，则不论8个输入端为何种状态，3个输出端均为高电平，且优先标志端和输出使能端均为高电平，编码器处于非工作状态。 当EI为0，且至少有一个输入端有编码请求信号(逻辑0)时，优先编码工作状态标志GS为0，表明编码处于工作状态，否则为1。GS1时，表示8个输入端均为无低电平输入，此时A2A1A0111为非编码输出；GS0时，A2A1A0111表示响应输入0的输出代码，A2A1A0111可编码输出。 EO只有在EI为0，且所有输入端都为1时，输出为0，它可与另一片同样器件的EI连接，以便组成更多输入端的优先编码器。,8.2.2 译码器 译码器的功能与编码器相反，它将输入的二进制代码转换为 特定的信号。,译码器正常工作时，只有一个输出信号有效。 输出的位数大于输入的位数，mn2m。,译码器框图,9.5.1二-十进制译码器：将二进制数变换为十进制数。 译码器有4个输入端，十个输出端（4线10线译码器）。,2、画卡诺图求逻辑表达式：,8421二十进制译码器逻辑图,3、画逻辑图。,9.5.2 8421 BCD码七段显示译码器,七段数字显示器（数码显示器）,七段笔画形式,七段笔画与十进制数的关系,共阴极发光二极管,共阳极发光二极管,8421 BCD码七段（共阳极数码管）显示译码器设计 1、画真值表；,2、画卡诺图，圈0写所有输出的负逻辑表达式：,3、画逻辑图。,9.2.3中规模集成七段显示译码器7448 七段显示译码器7448是一种与共阴极数字显示器配合 使用的集成译码器。,7448代表符号,输出,显示零,输入,输出,显示零,7448的逻辑功能：,（1）正常译码显示。LT=1，BI/RBO=1时，对输入为十进制数l15的二进制码（00011111）进行译码，产生对应的七段显示码。,（2）灭零。当LT=1，而输入为0的二进制码0000时，只有当RBI =1时，才产生0的七段显示码,如果此时输入RBI =0 ，则译码器的ag输出全0，使显示器全灭；所以RBI称为灭零输入端。,（3）试灯。当LT=0时，无论输入怎样，ag输出全1，数码管七段全亮。由此可以检测显示器七个发光段的好坏。 LT称为试灯输入端。,（4）特殊控制端BI/RBO。BI/RBO可以作输入端，也可以作输出端。 作输入使用时，如果BI=0时，不管其他输入端为何值，ag均输出0，显示器全灭。因此BI称为灭灯输入端。 作输出端使用时，受控于RBI。当RBI=0，输入为0的二进制码0000时，RBO=0，用以指示该片正处于灭零状态。所以，RBO 又称为灭零输出端。,8.2.3 数据分配器和数据选择器,1. 数据分配器 数据分配器根据地址选择码将一路输入数据分配到多路输 出中的一路。,数据分配器原理图,数据分配器功能表,9.6.2数据选择器 数据选择器根据地址选择码将多路输入数据中的一路选择 到唯一的输出通道上。,8选1数据选择器真值表,8.2.4 数值比较器 判断两个数大小的电路称为数值比较器。,数值比较器的逻辑符号和逻辑示意图,1位数值比较器真值表,逻辑表达式：,逻辑图：,9.7.1 1位数值比较器,9.7.2集成4位数值比较器,四位数值比较器真值表：,0,1,0,8.2.5 加法器,一、一位加法器 1半加器只能进行本位加数、被加数的加法运算而不考虑低位进位。 列出半加器的真值表：,画出逻辑电路图。,由真值表直接写出表达式:,2全加器能同时进行本位数和相邻低位的进位信号的加法运算。,由真值表直接写出逻辑表达式，再经代数法化简和转换得：,根据逻辑表达式画出全加器的逻辑电路图：,二、多位数加法器,4位串行进位加法器,8.3 用中规模集成电路实现组合逻辑电路,设计步骤： (1)根据给出的实际问题，进行逻辑抽象确定输入变量和输出变量，列出函数真值表(卡诺图)，写出逻辑函数最小项表达式。 (2)根据逻辑函数包含的变量数和逻辑功能，选择合适的集成电路器件。一般单输出函数选用数据选择器，多输出函数选用译码器。 (3)写出所选器件的输出函数式。若是数据选择器，它的逻辑函数表达式比所求函数更加丰富(输入变量的乘积项多)，则可对多余的变量和乘积项作适当处理；若是译码器，则需利用扩展门电路获得所求函数。 (4)按照求出的结果画出电路连线图。,利用数据选择器设计组合逻辑电路：,例：用数据选择器产生逻辑函数： 解：1、确定数据选择器：由逻辑函数变量个数可知应选8选1 数据选择器； 2、将逻辑函数变换成最小项表达式： 3、与8选1数据选择器的表达式比较，确 定数据选择器的数据输入位的输入数据。,三变量的逻辑表达式L还可用4选1数据选择器实现。 4选1数据选择器的逻辑表达式为,而,令,则 YL,图 8.3.2 例8.3.1用4选1数据选择器实现逻辑电路图,2. 用二进制译码器实现组合逻辑函数,例8.3.2 试设计一个三台设备故障监视电路，一台设备出故障红灯亮，两台设备出故障黄灯亮，三台设备出故障两灯都亮。要求用译码器74LS138加与非门实现。 解：（1）根据题意可知，本电路有三个输入变量A、B、和C，分别代表三台设备的故障信号（1为有故障）；两个输出变量L1和L2，分别代表红灯和黄灯（1为灯亮）。,真值表,由真值表可得逻辑表达式如下：,由于74LS138输出为反变量，令,有,8.4 组合逻辑电路中的竞争冒险现象,概念：由于门电路的延迟时间和信号状态改变的过渡时间，电路在信号电平变化的瞬间，电路的输出端可能会出现虚假信号过度干扰脉冲的现象，叫做竞争冒险。 成因：,输入信号A由1变为0时产生竞争冒险,输入信号A由0变为1时没有竞争冒险,消除竞争冒险的方法 ：,1.加选通脉冲,AC1时：,2.修改逻辑设计，增加多余项,通过逻辑设计，使得在信号转换时，电路中各个门的输入端只有一个变量改变状态，则输出就不会出现过渡脉冲干扰，从而消除了竞争冒险现象。,3.输出端接滤波电容,8.5 可编程逻辑器件 8.5.1可编程逻辑器件的特点与表示方法 1、概述,可编程逻辑器件（PLDProgrammable Logic Device）属于大规模集成电路，它包含输入、输出电路、与、或阵列和存储电路，其功能不是固定不变的，而是可根据用户的需要而进行改变，即由编程的方法来确定器件的逻辑功能。 PLD具有以下优点： 第一，通过使用PLD，设计者可以将许多复杂的逻辑电路集成在一块面积很小的芯片上； 第二，通过使用可擦写的PLD，能够很容易的修改逻辑电路； 第三，设计者可借助计算机程序进行辅助设计，使得电路开发时间更短。,可编程逻辑器件主要可分为三种类型：简单可编程逻辑器件（SPLD）、复杂可编程逻辑器件（CPLD）和现场可编程门阵列（FPGA）。,PROM可编程只读存储器 EPROM可擦可编程只读存储器 PLA可编程逻辑阵列 PAL可编程阵列逻辑 GAL通用阵列逻辑器件,2、PLD的逻辑表示方法,1、可编程只读存储器（PROM）,PROM结构图,MOS ROM结构,PROM结构示意图,PROM的逻辑表示方法,2、可编程逻辑阵列（PLA） PLA对与阵列和或阵列都可编程。,PLA的基本结构,例：用PLA实现函数：,解：,3、可编程阵列逻辑（PAL） PAL只可对与阵列编程，或阵列固定。 PAL在与门、或门的基础上，增加了多种输出和