数字电子技术复习题.docx

数字电子技术复习题一、选择题1.与十进制数（53.5）10等值的数或代码为（ ）A.(11010011.0101)8421BCD B.(36.8)16 C.(110101.1)2 D.(55.4)82.在下列一组数中，数值与(10001001)8421BCD相等的数是( ) A. (88)10 B. (1010111)2 C. (130)8 D. (59)16 3.下列逻辑等式中不成立的是（）AA+BC=（A+B）（A+C） BC D4.和逻辑式 相等的是( ) A、ABC B、1+BC C、A D、5.在下列各组变量取值中，能使函数F（A，B，C）=m(0.1.2.4.6)的值为1的是（ ）A.110 B.101 C.011 D.1116.欲对全班43个学生以二进制代码编码表示，最少需要二进制码的位数是（ ）A、5 B、6 C、8 D、437.逻辑函数Y=+A+B+C的最简与或形式为（）A. 已是最简与或形式 B.0 C.1 D.A+B+C 8. 逻辑函数Y=(AB+B)CD+(A+B)(B+C)的最简与或形式为（ ）A.A+B+C B. A+B C. B+C D. B+AC9. 函数F=A（AB）的结果是( )。A. B. C. D. 10.在下列四个逻辑函数表达式中，哪个是最小项表达式（）A B. C. D. Y(W,Q)=WQ+W11逻辑函数F(A,B,C) = AB+B C+的最小项标准式为（ ）A、F(A,B,C)=m(0,2,4) B、F(A,B,C)=m(1,5,6,7)C、F(A,B,C)=m (0,2,3,4) D、F(A,B,C)=m(3,4,6,7)12.在逻辑函数的卡诺图化简中，若被合并(画圈所包含)的最小项个数越多，则说明化简后( ) A乘积项个数越少B实现该功能的门电路少C该乘积项含因子少D实现该功能的门电路越多13.已知逻辑变量A、B、F之间的关系用下图所示的电路图表示，则F与A、B的逻辑关系是( )。A B F A. F=AB B. C. F=AB D. F=A+B14.表达式A+BC与下列哪个表达式是相等的( )A .A+B B.A+C C.(A+B)(A+C) D.B+C15. 四选一数据选择器的输出表达式，若用该数据选择器实现,则D0D3 的取值为( )A.D0=D1=1，D2=D3=0 B.D0=D1=0，D2=D3=1 C.D0=D2=D3=D4=1 D.D0=0，D2=D3=D4=116. 83线优先编码器（74LS148）中，8条输入线为11010101时，优先级最高为I7线，最低为I0线，则则输出的逻辑电平是（ ） A. 000 B. 010 C. 101 D. 11117. 下面哪种触发器的输出仅受CLK信号跳变前瞬间输入信号的影响（ ）A.主从SR触发器 B. 脉冲的JK触发器 C.电平触发的JK触发器 D. 边沿触发的D触发器18. 对一个确定的时序逻辑电路，下列哪一项不能确定（ ）A驱动方程 B.状态转换表 C. 初始状态 D. 有效状态个数19. 四个触发器组成的环行计数器最多有多少个有效状态（ ） A.4 B. 6 C. 8 D. 1620. M进制计数器状态转换的特点是：设定初态后，每来几个计数脉冲CP，计数器重新回到初态（ ）A M-1 B. M+1 C. M D. 2M21根据组成计数器的各触发器状态翻转的时间与CP的关系分类，计数器可分为哪两种( )A加法、减法及加减可逆 B.同步和异步 C. 二、十和N进制 D. 摩尔型和米里型 22.对一个确定的时序逻辑电路，下列哪一项不能确定（ ）A驱动方程 B.状态转换表 C. 初始状态 D. 有效状态个数23在同步工作条件下，JK触发器的现态Qn =1，要求Qn+1 =1，则应使（ ）A. J=，K=0 B. J=0，K= C. J=1，K= D. J=K=124. 在同步工作条件下，JK触发器的现态Qn =0，要求Qn+1 =0，则应使（ ）A. J=，K=0 B. J=0，K= C. J=1，K= D. J=K=125. 同步时序逻辑电路下图所示，则次态方程Qn+1为( ) A. B.C. D.26. 某计数器的状态转换图下图所示，其计数的容量为（ ）A 八 B. 五 C. 四 D. 三000001010011100101110111二、填空题1. 比较两个一位二进制数A和B，当A=B时输出F=1，则F的表达式是 。2.若一个三位十进制数 8421BCD 码是 100100100011, 则它的余3BCD码 。3. 将2013个“1”同或起来得到的结果是 。4.将2013个“1”异或起来得到的结果是 。5. 三态门的三种状态分别为：高电平、低电平和 。6. 数字电路按照是否有记忆功能通常可分为哪两类 7. D触发器，当D与 相连时，转化为T触发器。8. 根据最小项的性质，任意两个不同的最小项之积应为 。9. 触发器接收输入信号之后的状态叫做 ，用表示。10. 由与非门构成的基本RS触发器若=1,则次态Qn+1= 。11. 设计一个8421BCD码加法计数器，至少需要_个触发器。12. 一个T触发器，在T=1时，加上时钟脉冲，则触发器 。13.将 8421BCD码数10010111改为十六进制数是 。14. 加法器分为半加器和全加器，其中半加器的半加进位的表达式是 。15.对于n个变量，构成最小项的个数为_。16. 函数的反函数是_。17对于二进制译码器，如果输入变量的个数是4个，则输出变量的个数是 18. 如果用触发器构成五十九进制计数器,至少需要 个触发器。 19. JK触发器若J=K=1,则次态Qn+1=_ 20. JK触发器有保持、清0、置1和 四种工作状态。21. 同步RS触发器特性方程为 22. M片N进制计数器串联后，最大计数容量为 。23.在工作速度要求较高时,在同步和异步计数器两者中，应选用 三、化简题1.用公式法将逻辑函数化简成为最简与或式：2.用公式法将逻辑函数化简成为最简与或式：3. 用图形法将函数化简成为最简与或式：4. 用图形法将函数化简成为最简与或式：5. 用图形法将具有约束条件的函数化简成为最简与或式：F(A,B,C,D,)=m(1,2,4,12,14)+ d(5,6,7,8,9,10)6. 用图形法将具有约束条件的函数化简成为最简与或式：F(A,B,C,D,)=m(0,2,3,4,5,6,11,12)+ d(8,9,10,13,14,15)四、作图题1、画出触发器在如图所示输入信号作用下的工作波形。假定触发器的初始状态为0RSQQ&2、设边沿JK触发器的初始状态为0，触发器的触发翻转发生在时钟脉冲的下降沿，已知输入J、K的波形图如下图，画出输出Q的波形图。3、画出触发器在如图所示输入信号作用下的工作波形。假定触发器的初始状态为0QQCPC11D D S SD R RD CPDSDRDQQ五、分析题1分析如图所示的组合逻辑电路，写出输出F的最简与或式，列出其真值表并指出电路的功能。ABY111112分析如图所示的组合逻辑电路，写出输出F的最简与或式，列出其真值表并指出电路的功能。ABY1&3分析下图所示电路，画出状态转换图，并指出是几进制计数器。CP74290CP0Q0 Q1 Q2 Q3S9A S9B R0A R0BCP10 04分析下图所示电路，画出状态转换图，并指出是几进制计数器。CP74290CP0Q0 Q1 Q2 Q3S9A S9B R0A R0BCP10 05分析下图所示时序电路，画出状态转换图，并简述功CP1JC1FF01JC1FF11JC1FF2Q0Q1Q21K1K1K_1111Q26分析下图所示时序电路，画出状态转换图，并简述功CP1DC1FF01DC1FF11DC1FF2Q0Q1&1Q0Q1Q2Q2六、设计题1. 用3线/8线译码器74138和若干个与非门实现一个奇偶校验电路，要求当输入是奇数个1时，输出为1，列出具体设计过程Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA 74LS1382. 用数据选择器74153和若干个门电路实现一个三变量多数选择电路，要求当输入达到或超过2个1时，输出为1，列出具体设计过程。O0D3 D2 D1 D0 A1 A0 STY74LS153o3.试用下降沿触发的边沿JK触发器设计一个同步时序电路，其要求如下图所示。的状态转换图为： 000 001 011 100 110 111 4.试用下降沿触发的边沿JK触发器设计一个同步时序电路，其要求如下图所示。/1000001011100101010/0/0/0/0/05.利用两片74161级联构成100进制计数器，写出分析步骤，画出相应电路连线图。74161Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CR74161Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CR6.利用两片74161级联构成180进制计数器，写出分析步骤，画出相应电路连线图