PCB主线布线规范--LAN、AUDIO、SATA.docxVIP

PCB主线布线规范-LAN、AUDIO、SATA一、LAN网络信号线a) LAN信号线TX：MDI0+、MDI0-、MDI1+、MDI1-。RX：MDI2+、MDI2-、MDI3+、MDI3-。b) LAN信号走线规则1差分阻抗：10010%，S/W/S/W/S：20：5：7：5：20。长度限制：4Inch；2走线层参考地，不跨Moat，信号Via数量一致，Via Count2；3差分线组内误差为5mil。组之间误差为5mil。总长度不超过4Inch；4四对差分信号走在一起与其他高速信号(USB，CLK，1394)保持50mil以上间距；5LAN3.3V工作电压割内层，1.8V和1.5V走线，宽度不小于50mil，VIA两个；6所有POWERPIN（3.3V，1.8V，1.5V）都有Bypass电容一颗，须先经过电容再到电源PIN，MOSFETCTRLGATE信号走25mil；7LAN IC中间的GNDPIN需九颗Via到地保证IC散热和接地需要，LAN IC信号Via均匀分布在IC外侧，避免Via在IC内侧；8LAN IC尽量避开USB和其他高速信号穿过，Solder Side铺LAN的电源或地铜箔。二、AUDIO音频信号a) Audio信号线Digital Signal：Azbitclk、Reset#、Sync、Sdata-out、Sdata-in、Spidifo。Analog Signal：LINE2-L/R、MIC2-L/R、CD-L/GND/R、MIC1-L/R、LINE1-L/R、FRONT-OUT-L/R、SURR-L/R、CEN-OUT、LEF-OUT、PCBEEP。b) Audio信号走线规则1Analog Signal：线宽(W)10mil，间距(S)10mil；2Digital Signal：线宽(W)5mil，间距(S)10mil；3从南桥拉到Codec IC的信号请不要穿叉其他CLK时钟信号，信号尽量走在一起间距和宽度要符合Design Guide要求；4Azbitclk属于时钟信号过孔最多为两个，并且远离其他高速信号，间距在15mil以上；5所有模拟信号必须参考模拟地，数位信号参考数位地，并且音频模拟信号要远离所有数位信号和地平面的噪声。以及其他高频干扰信号。至少50mil；6Codec IC在电源层(VCC)和大地层(GND)要分割模拟地(AGND)和数位地(DGND)，VCC和GND层的模拟地面积大小一样，不可与数位地相互重叠，并保持参考地平面干净；7Codec IC电源走线宽度最少30mil，并且远离模拟信号15mil以上，电源线路最短，不从模拟信号中间穿过，以免干扰到其他信号；8Ferrite bead要均匀放置在靠近Audio Connector，Codec IC，Front Audio，透过Ferrite bead直接接到大地，以利于防止其他噪声的干扰。三、SATA信号a) Serial ATA信号线TX：TX0+、TX0-、TX1+、TX1-。RX：RX0+、RX0-、RX1+、RX1-。b) Serial ATA信号走线规则1W/S：20：5：7：5：20；2走线参考GND，不跨切割面；3Via数要一致，且控制在两个以内，换层处要加GND Switching Via；4差分线不要走在Magnetic devices or ICs，Oscillators，Clock synthesizers，Crystals下方，并且远离其他高速信号50mil以上；5电容靠近SATA Connector对称摆放，SATA Connector下方不可有其他信号穿过；6SATA Connector周围用GND铜箔包围，与其它信号隔开。