课程设计课件(06级).ppt

集成电路课程设计 指导教师：陈先朝 ),器件名称： 38线译码器的74HC138芯片(学号尾号为双数的同学) 含两个24译码器的74HC139芯片(学号尾号为单数的同学) 或自选复杂程度与此相当的其他芯片，但需指导教师同意。 要求的电路性能指标： 可驱动10个LSTTL电路（相当于15pF电容负载）； 输出高电平时，|IOH|20A，VOH，min=4.4V； 输出底电平时，|IOL|4mA，VOL，man=0.4V； 输出级充放电时间tr=tf ，tpd25ns； 工作电源5V，常温工作，工作频率fwork=30MHz，总功耗 Pmax150mW(整个芯片)。,一、课程设计题目,二、设计内容 1功能分析及逻辑设计； 2电路设计； 3估算功耗与延时； 4电路模拟与仿真； 5版图设计（全手工、层次化设计）； 6版图检查：DRC与LVS； 7后仿真(选做)； 8版图数据提交。,按题目要求，每一位学生独立完成设计全过程。 设计时使用的工艺及设计规则： 学号尾号 Technology and DRC 0 MOSIS: mamin08 1 MOSIS: mhp_n05 2 MOSIS: mhp_n08 3 MOSIS: mhp_n12 4 MOSIS: mhp_ns5 5 MOSIS: mhp_ns8 6 ORBIT: orbtn12 7 ORBIT: orbtn20 8 ORBIT: orbtp12 9 ORBIT: orbtp20,三、设计要求,严格按要求使用工艺及设计规则。 根据所用的工艺，选取合理的模型库，修正不合理的参数，使用其参数进行相关计算。 参考模型库地址：TSpice10.1models 选用以lambda()为单位的设计规则。,工艺及规则地址：LEdit11.1Samplestechmosis和orbit目录中。,设计时间安排：两周 指导与答疑 计算阶段：本周二至周五 地点教2-206(一班)、教2-208(二班) 每天上午8：30、下午2：00签到 上机阶段：宿舍或工3-308 设计的考评：按平时、答辩、报告书综合评出该课程设计成绩优、良、中、及格、不及格五个等级。,四、主要教学环节,五、课程设计报告的内容和要求 课程设计报告的内容必须包括上述设计内容的每一项，每一项要有设计思路分析，合理性分析； 每一个参数计算要列出计算公式来源，选用原始参数依据；(公式数据代入结果) 每一级电路参数计算（主要是W/L）要有相应的电路图； 模拟时要列出源程序，所用模型参数，结果及分析； 版图设计要有单元版图和总体布置版图； 总结这次课程设计的经验和体会； 每人提交一份设计说明报告书； 提交电子版电路图、版图和设计说明报告书：每个班刻一张光盘，每人各设立一个子目录-号(班内顺序) 格式：详见广东工业大学本科课程设计规范第十二条,一、74HC139电路简介,设计方法简介（以74HC139为例）,74HC139的管脚图,74HC139真值表(一半),74HC139的逻辑表达式：,74HC139的逻辑图,1.输出级电路 据要求，输出级等效电路如图所示。,二、电路设计,（1）CMOS N管（W/L）N的计算 当输入为高电平时，输出为低电平，N管主(饱和)导通，后级TTL有较大的灌电流输入，要求|IOL|4mA，VOL，man=0.4V，依据MOS管的设计方程进行计算。,其中，输入Vi为前一级的输出，可认为是理想的输出，即ViLVSS，ViH=VDD。,求出（W/L）N，min极限值。注意用lambda()为单位表示。,MOS管的理想电流方程分段表达式：,MOS管的理想电流方程统一表达式：,MOS管的设计方程:,（2）CMOS P管（W/L）P的计算 当输入为低电平时，输出为高电平，P管主(饱和)导通。同时要求N管和P管的充放电时间tr=tf ，分别求出这两个条件下的（W/L）P，min极限值，然后取大者。 以|IOH|20A，VOH，min=4.4V为条件计算（W/L）P，min 极限值：用MOS管的设计方程； 以tr=tf为条件计算（W/L）P，min极限值：,2内部基本反相器中的各MOS尺寸的计算,内部反相器（如右图所示）的负载由CL 以下三部分电容组成：本级漏极的PN结 电容CPN；下级的栅电容Cg；连线杂散 电容CS。 漏极PN结电容CPN计算 CPNCja（Wb）+Cjp(2W+2b) 其中Cja是每um2的结电容，Cjp是每um的周界电容，b为有源区宽度，可从设计规则获取。如若最小孔为22，孔与多晶硅栅的最小间距为2，孔与有源区边界的最小间距为2，则取b6。Cja和Cjp可用相关公式计算，或从模型库选取，或用经验数据。 总的漏极PN结电容应是P管 的和N管的总和，即： CPNCja（WNWP）bCjp(2WN2WP4b),栅电容Cg计算 CgCg，NCg，P,此处的WN和WP近似取输出级的WN和WP值。 连线杂散电容CS,一般CPNCg10CS，可忽略CS作用。所以，内部基本反相器的总负载电容CL为上述各电容计算值之和。把CL代入tr和tf的计算式，并根据tr=tf25ns的条件，计算出WN和WP，得：,CS,3内部逻辑门MOS尺寸的计算 内部逻辑门的电路如图所示。根据截止延迟时间tpLH和导通延迟时间 tpHL的要求，在最坏情况下，必须保证等效N管、P管的等效电阻与内部基本反相器的相同，这样三输入与非门就相当于内部基本反相器了。因此，N管的尺寸放大3倍，而P管尺寸不变，即：,4输入级设计,由于本电路是与TTL兼容， TTL的输入电平ViH可能为2.4V， 如果按正常内部反相器进行设计， 则N1、P1构成的CMOS将有较大 直流功耗。故采用图示的电路， 通过正反馈的P2作为上提拉管， 使ViH较快上升，减小功耗，加快翻转速度。 （1）提拉管P2的（W/L）P2计算 为了节省面积，同时又能使ViH较快上升，取（W/L）P21。 （2）CMOS 反相器P1管（W/L）P1的计算 此P1管应取内部基本反相器的尺寸（具体计算过程见本小 节2的内部基本反相器中各MOS尺寸的计算）。,（3）CMOS 反相器N1管（W/L）N1的计算 由于要与TTL电路兼容，而TTL的输出电平在0.42.4V之间转换，因此要选取反相器的状态转变电平：,从中可求出CMOS 反相器N1管（W/L）N1值。,又知：,5缓冲级的设计 （1）输入缓冲级 由74HC139的逻辑图可知，在输入级中有三个信号：Cs、A1、A0。其中Cs经一级输入反相器后，形成 , 用 去驱动4个三输入与非门，故需要缓冲级，使其驱动能力增加。,由于A1、A0以及 各驱动内部与非门2个，所以可以不用缓冲级。,Cs的缓冲级设计过程如下：,Cs的缓冲级与输入级和内 部门的关系如图所示。图中M1为输入级，M2为内部门，M3为缓冲级驱动门。M1的P管和N管的尺寸即为上述所述的输入级CMOS反相器P1管和 N1管尺寸，M2的P管和N管的尺寸即为内部基本反相器P1管和 N1管尺寸，M3的P管和N管的尺寸由级间比值（相邻级中MOS管宽度增加的倍数）来确定。,如果要求尺寸或功耗最佳，级间比值为210。具体可取 。,N为扇出系数，它的定义是：,在本例中，前级等效反相器栅的面积为M2的P管和N管的栅面积总和，下级栅的面积为4个三输入与非门中与Cs相连的所有P管和N管的栅面积总和。,从中得出M3管尺寸为：,（2）输出缓冲级,由于输出级部分要驱动TTL电路，其尺寸较大，因而必须在与非门输出与输出级之间加入一级缓冲门M1，如图所示。将与非门M0等效为一个反相器，类似上述Cs的缓冲级设计，计算出M1的P管和N管的尺寸。,6输入保护电路设计 因为MOS器件的栅极有极高的绝缘电阻，当栅极处于浮置状态时，由于某种原因（如触摸），感应的电荷无法很快地泄放掉。而MOS器件的栅氧化层极薄，这些感应的电荷使得MOS器件的栅与衬底之间产生非常高的电场。该电场强度如果超过栅氧化层的击穿极限，则将发生栅击穿，使MOS器件失效，因此要设置保护电路。 可设计如图所示的输入保护电路。 保护电路中的电阻可以是扩散电阻、 多晶硅电阻或其他合金薄膜电阻，其 典型值为300500。二极管的有效 面积可取500m2，或用Shockley方 程计算。 也可直接调用库中的标准pad。,三、功耗与延迟估算,74HC139电路从输入到输出的所有各支路中，只有Cs端加入了缓冲级，因而增加了延时与功耗，因此在估算延时、功耗时，就以Cs支路电路图(如下图所示)来简化估算。,1模型简化,由于在实际工作中，四个三输入与非门中只有一个可被选通并工作，而另三个不工作，所以估算功耗时只估算上图所示的支路即可。 在Cs端经三级反相器后，将不工作的三个三输入与非门等效为负载电容CL1，而将工作的一个三输入与非门的两个输入接高电平，只将Cs端信号加在反相器上。在X点之前的电路，由于A0，A1，Cs均为输入级，虽然A0、A1比Cs少一个反相器，作为工程估算，可以认为三个输入级是相同的，于是，估算功耗时对X点这前的部分只要计算Cs这一个支路，最后将结果乘以3倍就可以了。在X点之后的电路功耗，则只计算一个支路。,2功耗估算,CMOS电路的功耗中一般包括静态功耗、瞬态功耗、交变功耗。由于CMOS电路忽略漏电，静态功耗近似为0，工作频率不高时，也可忽略交变功耗，则估算时只计算瞬态功耗PT即可。PT是上述Cs支路各级器件功耗的总和（共有6级），即： PT=CL总Vdd2fmax 其中：,CL1为三输入与非门的栅作为前级负载的电容，按Cg计算，CPN、Cg、CS按上述有关公式计算，CS值可忽略。 整个芯片功耗为2PT。,3延迟估算,算出每一级等效反相器延迟时间，总的延迟时间为各级（共6级）延迟时间的总和。 各级等效反相器延迟时间 可用下式估算：,4结果分析 估算出的功耗与延迟值与设计指标比较，若满足要求，进行下一步工作；若不满足要求，修改设计，直到满足设计指标为止。,四、电路模拟,电路模拟中为了减小工作量，使用上述功耗与延迟估算部分用过的Cs支路电路图。为了计算出功耗，在两个电源支路分别加入一个零值电压源VI1和VI2，电压值为零（如下图所示），在模拟时进行直流扫描分析，然后就可得出功耗。,把电路图转化为SPICE文件(注意：SPICE文件中的参数要与计算得出的参数相同)，加入相关语句进行如下分析： 直流分析：当VCS由0.4V变化到2.4V过程中，观察波形得到阈值电压（状态转变电平）VI*。VI*的值应为1.4V。 瞬态分析：从波形中得到tpLH、tpHL、tr和tf，然后进行相关计算。 功耗分析：对电压源VI1和VI2进行直流扫描分析：“.dc lin source VI1 0 5 0.1 sweep lin source VI2 0 5 0.1 ”，输出“.print dc p( VI1) p(VI2)”，从波形中得出p( VI1 )max和 p(VI2)max，总功耗： Ptotal23p( VI1 )max p(VI2)max 模拟分析得到的结果与设计指标比较。若满足要求，进行下一步工作；若不满足要求，修改设计，直到满足设计指标为止。,五、版图设计 层次化、全手工设计版图。按版图设计的注意事项进行布图和布线，还要注意散热的均匀性和热量容易散发。 注：报告书中要说明版图如何层次化设计，布图和布线注意了哪些事项，如何形成完整的总图，包括焊盘。,六、版图检查 版图设计规则检查(DRC) 做DRC检查时应该分成小块（单元）检查。每一部分做成一个单元，每个单元进行DRC检查。在全部通过后，将单元组合成电路，最终做一次全版图的DRC，以确保全版图正确。,电路网表匹配（LVS）检查 电路图提取的网表文件(.sp)与版图提取的网表文件(.spc)，进行元件和节点的匹配检查。如果匹配，表明版图的连接及版图中各管子的生成是正确的。因此，只要保证电路图是正确的，LVS检查就可以验证版图的正确性。 后仿真(选做) 从版图提取SPICE网表文件(.spc)，加载电路特性分析指令