《之RCD设计》PPT课件.ppt

之 RCD设计,电磁兼容（EMC）,MOS管 开/关引起的EMI,我们知道造成EMI的原因是： 电路中di/dt和dv/dt变化快的器件造成的，而电路中的功率MOS正是di/dt和dv/dt变化最快的器件。 在MOS管关断时，由于变压器漏感（Llk）和MOS的COSS之间会存在振荡，这个振荡不但会影响EMI，而且会使MOS管漏极电压升高，形成电压尖峰。 这个尖峰过高可能会造成MOS雪崩击穿而损坏，所以我们需要额外的电路箝位之，使其控制在合理的范围内。,MOS管 开/关波形,MOS管 电压尖峰基本机理,例如常用的反激式开关电源： 变压器初级和次级的漏感 MOS管的输出电容COSS 次级二极管的结电容CJ 当MOS管关断时，初级电流在很短的时间内给COSS充电，当其两端的电压超过输入电压与反射输出电压之和（VIN+nV0）时，次级二极管导通，因此励磁电感LM两端的电压被箝位至nV0 因此，漏感Llk1和COSS之间会产生谐振，具有高频和高压的浪涌，MOS管可能就会损坏 导致出现问题。,CCM/DCM MOS管电压电流波形,CCM: DCM:,缓冲电路（RCD）设计,为降低漏感尖峰电压，可以增加一个RCD吸收回路，将由于漏感和MOS的输出电容产生的谐振电压控制在一个可以接受的电平，从而保护主开关管。 RCD工作机理： 当MOS管上的电压 VDSVin+nV0时，导通缓冲二极管DSN 吸收漏感中的电流。,缓冲电路（RCD）设计,假设： 缓冲电容CSN足够大，其上的电压在一个开关周期内不会发生变化。 当MOS管关断，并且COSS上电压被充电到Vin+nV0时，一次侧电流通过缓冲二极管DSN流向CSN，与此同时，二次侧二极管导通。 此时，漏感LIK两端的电压为： Vsn - nV0 所以： disn / dt = -（Vsn - nV0 ）/ LIK （n 变压器匝比） t = LIK Ipeak / （Vsn - nV0 ） （t 流经吸收回路的时间）,缓冲电路（RCD）设计,PSN=VSN(IPEAK/2t)fs=1/2LIKIPEAK2(VSN/(VSN-nV0)fs （fs为开关频率） 如果能确定VSN，那么就能计算缓冲电路耗散的功率. 又因为： PSN=VSN2/RSN 由 可知： 根据经验值：VSN=(2-2.5)nV0 由 式知道， 应该根据功耗，选择缓冲电阻以及合适的额定功率。,缓冲电路（RCD）设计,缓冲电容： CSN=VSN/(VSNRSNfs) 其中 VSN为缓冲电容电压的最大纹波 一般情况下，合理的纹波取值为5%10%。 由 ， 基本可以确定一个合理的缓冲电阻和电容。 另外， 由公式变形得，,缓冲电路（RCD）设计, 如果选定RSN，知道IPEAK ，便可计算CSN的电压VSN . 在CCM下： 由 ,由公式得， 计算出 VDC (见“补充”内容) ，变压器匝比 n .即可计算IPEAK . 计算VSN （可以根据经验值快速的计算） 在DCM下： ,缓冲电路（RCD）设计,缓冲电路（RCD）设计,缓冲二极管(DIODE)： 通常我们选择1A的超快恢复的二极管 其耐压最少要大于BVdss . BVdss 是MOS管的额定耐压。,MOS管电压的一点考量,我们知道MOS管（电路中的主开关），在工作时其上的电压不能超过它的最大额定值，否则MOS管就有损坏的风险。 我们实际参数选型中，一般我们都会降额使用，通常我们都会降额到75-85%。 故，缓冲电路的设计也要尽最大可能使MOS管上的电压控制在降额后的范围内，这样更能保证管子不会因过高的电压尖峰而损坏。 同时，变压器设计的是否合理（匝比）也是影响缓冲电路的重要因数。（变压器计算较为复杂，繁琐，此文不做考量）,小结,此次我们对反激电源的RCD吸收电路做了分析。 分析它是因为： 1、RCD吸收回路可以降低MOS开/关时的尖峰电压，利于管子更好的工 作。 2、MOS管在开/关时会产生很大的di/dt和dv/dt，影响EMI，我们要将它 降到最低而能顺利通过测试。 3、RCD取值是否合理影响电气参数（效率）。 . 所以，我们有必要了解RCD电路的设计。,补充：,BULK电容最小直流涟波电压计算 BULK电容波形： 由图知：充电时间为tc，放电时间为td， fL为输入频率.,补充：,由能量守恒有： 由上三式有： - 输入电压方程：,补充：,输入电压通过整流桥以后，频率翻倍， 只能在0到 变化，在计算 这点电压时，仍满足输入电压方程计算。此时时间为te。 由上两式可得： - 由两个方程就可以计算BULK电容上最小直流涟波电压 VDC