《数字电子技术基础》-同步时序逻辑电路的设计.ppt_第1页
《数字电子技术基础》-同步时序逻辑电路的设计.ppt_第2页
《数字电子技术基础》-同步时序逻辑电路的设计.ppt_第3页
《数字电子技术基础》-同步时序逻辑电路的设计.ppt_第4页
《数字电子技术基础》-同步时序逻辑电路的设计.ppt_第5页
已阅读5页，还剩21页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

6.3 同步时序逻辑电路的设计,6.3.1 设计同步时序逻辑电路的一般步骤,6.3.2 同步时序逻辑电路设计举例,6.3 同步时序逻辑电路的设计,同步时序逻辑电路的设计是分析的逆过程,其任务是根据实际逻辑问题的要求，设计出能实现给定逻辑功能的电路。,6.3.1 设计同步时序逻辑电路的一般步骤,同步时序电路的设计过程,(1)根据给定的逻辑功能建立原始状态图和原始状态表,(2)状态化简-求出最简状态图 ；,合并等价状态，消去多余状态的过程称为状态化简,等价状态：在相同的输入下有相同的 输出，并转换到同一个次态去的两个 状态称为等价状态。,(3)状态编码（状态分配）；,(4)选择触发器的类型,(6)画出逻辑图并检查自启动能力。,给每个状态赋以二进制代码的过程。,根据状态数确定触发器的个数，,(5)求出电路的激励方程和输出方程 ；,例1 用D触发器设计一个8421 BCD码同步十进制加计数器。,8421码同步十进制加计数器的状态表,6.3.2 同步时序逻辑电路设计举例,(2) 确定激励方程组,D3、 D2、 D1、 D0是触发器初态的函数,D3、 D2、 D1、 D0、是触发器初态还是次态的函数？,画出各触发器激励信号的卡诺图,画出完全状态图,电路具有自启动能力,(3) 画出逻辑图，并检查自启动能力,画出逻辑图,例2:,设计一个串行数据检测器。电路的输入信号X是与时钟脉冲同步的串行数据，其时序关系如下图所示。输出信号为Z；要求电路在X信号输入出现110序列时，输出信号Z为1，否则为0。,a 初始状态;,b A输入1后;,c A输入11后;,d A输入110后。,2.）定义输入 输出逻辑状态和每个电路状态的含义；,1.）确定输入、输出变量及电路的状态数:,输入变量：A,状态数：4个,输出变量：Z,解: (1)根据给定的逻辑功能建立原始状态图和原始状态表,2. 状态化简,列出原始状态转换表,3、状态分配,令 a = 00，b = 01，c = 11，,4、选择触发器的类型,触发器个数: 两个。 类型：采用对 CP 下降沿敏感的 JK 触发器。,5. 求激励方程和输出方程,卡诺图化简得,激励方程,输出方程,6. 根据激励方程和输出方程画出逻辑图,并检查自启动能力,激励方程,输出方程,当 = 10时,输出方程,能自启动,检查自启动能力和输出,输出方程,修改电路,例；用D 触发器设计状态变化满足下状态图的时序逻辑电路,1、列出原始状态表,2、状态表化简,2、状态编码,a=000;b=001;c=010 ;d=011;e=100,三种状态分配
人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论