FPGA结构与应用第2次.ppt

EDA技术实用教程,第3章 FPGACPLD结构与应用,FPGA - Field Programmable Gate Array CPLD - Complex Programmable Logic Device,3.1 概 述,图3-1 基本PLD器件的原理结构图,3.1.1 可编程逻辑器件的发展历程,70年代,80年代,90年代,PROM 和PLA 器件,改进的 PLA 器件,GAL器件,FPGA器件,EPLD 器件,CPLD器件,内嵌复杂 功能模块 的SOPC,3.1.2 可编程逻辑器件的分类,图3-2 按集成度(PLD)分类,3.2 简单PLD原理,3.2.1 电路符号表示,图3-3 常用逻辑门符号与现有国标符号的对照,3.2.1 电路符号表示,图3-4PLD的互补缓冲器 图3-5 PLD的互补输入 图3-6 PLD中与阵列表示,图3-7 PLD中或阵列的表示 图3-8 阵列线连接表示,图3-11 PROM表达的PLD图阵列,图3-12 用PROM完成半加器逻辑阵列,3.2.3 PLA,图3-13 PLA逻辑阵列示意图,3.2.3 PLA,图3-14 PLA与 PROM的比较,3.2.4 PAL,图3-15PAL结构：,图3-16 PAL的常用表示：,3.2.4 PAL,图3-17 一种PAL16V8的部分结构图,GAL： General Array Logic Device 最多有8个或项，每个或项最多有32个与项 EPLD Erasable Programmable Logic Device,乘积项逻辑,3.2.5 GAL,逻辑宏单元,输入/输出口,输入口,时钟信 号输入,三态控制,可编程与阵列,固定或阵列,GAL16V8,CPLD/FPGA的区别,CPLD 可编程逻辑宏单元LMC，Logic Macro Cell（结构较复杂，并具有复杂的I/O单元互连结构） 围绕中心的可编程互连矩阵单元（固定长度的金属线）,FPGA 可编程逻辑功能块（实现用户功能的基本单元） 可编程I/O块（完成芯片上逻辑与外部封装脚的接口） 可编程互连（包括各种长度的连线线段和一些可编程连接开关）,基本结构,CPLD/FPGA的区别,CPLD EPROM EEROM FLASH,FPGA 反熔丝（Actel） RAM（Xillinx）,编程工艺,CPLD/FPGA的区别,CPLD 基于乘积项技术，Flash（类似EEPROM工艺）工艺 MAX系列（乘积项技术，EEPROM工艺）,FLEX系列（查找表技术，SRAM工艺）,FPGA 基于查找表技术，SRAM工艺，要外挂配置用的EEPROM 很多人把Altera的FELX系列产品也叫做FPGA,不同厂家的叫法不尽相同,Xilinx,Altera,CPLD/FPGA的区别,CPLD,FPGA,CPLD/FPGA的区别,CPLD/FPGA的区别,MAX 7000S Family,Feature,Usable Gates Macrocells Max. User I/O Pins tPD (ns) fCNT (MHz),EPM7256S,3,200 160 104 6.0 149.3,EPM7160S,3,750 192 124 7.5 125.0,EPM7032S,600 32 36 5.0 175.4,EPM7064S,1,250 64 68 5.0 175.4,EPM7128S,2,500 128 100 6.0 147.1,EPM7192S,5,000 256 164 7.5 128.2,Device Part Numbers,EPM7128STC100-7 EPM = Family Signature (Erasable Programmable MAX device) 7128S =Device type (128 = number of macrocells) T = Package type (L = PLCC, T = TQFP.) C = Operating temperature (Commercial, Industrial) 100 = Pin count (number of pins on the package) -7 = Speed Grade in nsec Suffix may follow speed grade (for special device features),MAX 7000S/AE/B LAB,25,MAX 7000S/AE/B Macrocell,Global Clock,Global Clear,36 Programmable Interconnect Signals,16 Expander Product Terms,to I/O Control Block,7000 has two Global Clock,Product- Term Select Matrix,D,ENA,PRn,CLRn,Q,Clear Select,Clock/ Enable Select,Register Bypass,Shared Logic Expanders,Parallel Logic Expanders (from other MCs),to PIA,Programmable Register,3.4 FPGA结构与工作原理,3.4.1 查找表,图3-33 FPGA查找表单元内部结构,图3-32 FPGA查找表单元：,一个N输入查找表 (LUT，Look Up Table)可以实现N个输入变量的任何逻辑功能，如 N输入“与”、 N输入“异或”等。 输入多于N个的函数、方程必须分开用几个查找表（ LUT）实现,什么是查找表?,基于查找表的结构模块,0,0,0,0,0,1,0,1,0,0,0,0,0,1,0,1,输入 A 输入 B 输入C 输入D,查找表 输出,16x1 RAM,查找表原理,多路选择器,FLEX 8000A Family,Flex10K Device,FLEX Block Diagram,32,FLEX Logic Array Block (LAB),嵌入式阵列块EAB是在输入、输出口上带有寄存器的RAM块，是由一系列的嵌入式RAM单元构成。,图3-40 用EAB构成不同结构的RAM和ROM,EAB 可以用来实现乘法器,3.6 FPGA/CPLD产品概述,3.6.1 Lattice公司CPLD器件系列,1. ispLSI器件系列,ispLSI1000E系列,ispLSI2000E/2000VL/200VE系列,ispLSI5000V系列,ispLSI 8000/8000V系列,2. ispLSI器件的结构与特点:,采用UltraMOS工艺。,系统可编程功能。,边界扫描测试功能。,加密功能。,短路保护功能。,3.6.2 Xilinx公司的FPGA和CPLD器件系列,1. Virtex E系列FPGA,2. Spartan器件系列,3. XC9500系列CPLD,4. Xilinx FPGA配置器件SPROM,5. Xilinx的IP核,3.6.3 Altera公司FPGA和CPLD器件系列,1. Stratix 系列FPGA,2. APEX系列FPGA,3. ACEX系列FPGA,4. FLEX系列FPGA,5. MAX系列CPLD,6. Altera宏功能块及IP核,3.6.4 Altera公司的FPGA配置方式与器件系列,表3-2 Altera FPGA常用配置器件,3.7 CPLD和FPGA的编程与配置,图3-46 10芯下载口,表3-3 图3-46 接口各引脚信号名称,3.7.1 CPLD的ISP方式编程,图3-47 CPLD编程下载连接图,TCK、TDO、TMS、TDI为CPLD的JTAG口,对CPLD编程,此接口既可作编 程下载口，也可作 JTAG接口,ALTERA 的 ByteBla