微电子学概论》ch4集成电路制造工艺.ppt

集成电路制造工艺,制造业,芯片制造过程,需要集成的内容,有源器件制备在同一衬底上，相互隔离 （二极管、双极晶体管、MOSFET） 无源器件（电阻、电容等） 互连引线,P,P,集成电路设计与制造的主要流程框架,集成电路的设计过程： 设计创意 + 仿真验证,设计业,集成电路芯片的显微照片,双极工艺 双极集成电路 CMOS工艺 CMOS集成电路,集成电路工艺,NPN晶体管,N沟道MOS晶体管,CMOS集成电路(互补型MOS集成电路)：目前应用最为广泛的一种集成电路，约占集成电路总数的95%以上。,集成电路制造工艺,前工序：（重点） 形成半导体器件的核心部分，管芯。 后工序： 封装，测试等。 辅助工序： 超静卫生环境，高纯水气设备，掩膜版的制备和材料准备等。,集成电路制造工艺,图形转换技术：将设计在掩膜版(类似于照相底片)上的图形转移到半导体单晶片上 掺杂技术：根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等 薄膜制备技术：制作各种材料的薄膜 隔离技术 封装技术,OUTLINE,Pattern Transfer,Lithography,Etching,Oxidation,Diffusion,Ion Implantation,Doping,Film Preparation,Chemical Vapor Deposition Physical Vapor Deposition,Packaging,Insulation,图形转换：光刻技术,光刻胶、掩膜版 光刻胶又叫光致抗蚀剂，它是由光敏化合物、基体树脂和有机溶剂等混合而成的胶状液体。 光刻胶受到特定波长光线的作用后，导致其化学结构发生变化，使光刻胶在某种特定溶液中的溶解特性改变。 正胶：曝光后可溶，分辨率高 负胶：曝光后可溶，分辨率差，适于加工线宽3m的线条,光刻技术,Mask 掩膜版 - defines the pattern Lithography 光刻- to pattern silicon dioxide Photoresist 光刻胶 - acid-resistant material before UV-light, but soluble after,正胶：曝光后可溶 负胶：曝光后不可溶,光刻的主要步骤,涂胶 在洁净干燥的硅片表面均匀涂一层光刻胶 方法：胶滴在硅片上，硅片高速旋转 前烘 使光刻胶中的溶剂挥发，胶层成为固态的薄膜，附着力增加；从而使曝光和未曝光的部分选择性好。 方法：热垫板等。,曝光 受光照射的光刻胶发生光化学反应。 确定图案的形状和尺寸；掩膜版 显影 已曝光的芯片侵入显影液中，通过溶解部分光刻胶的方法，使胶膜中的潜影显出。 后烘（坚膜） 使显影后的图形牢固粘附在硅片上。 方法：热垫板等。,接触式光刻：分辨率较高，但是容易造成掩膜版和光刻胶膜的损伤。 接近式光刻：在硅片和掩膜版之间有一个很小的间隙(1025m)，可以大大减小掩膜版的损伤，分辨率较低。 投影式光刻：利用透镜或反射镜将掩膜版上的图形投影到衬底上的曝光方法，目前用的最多的曝光方式。,几种常见的光刻方法,甚远紫外线(EUV) 电子束光刻(EBL, Electron Beam Lithography) X射线 离子束光刻,超细线条光刻技术,光刻录像,图形转换：刻蚀技术,目的： 通过光刻的方法在光刻胶上得到的图形是临时图形，必须将光刻胶上的图形转移到硅片上，即将未被光刻胶掩蔽的部分通过选择性腐蚀去掉，从而得到集成电路真正的图形。,刻蚀技术,湿法刻蚀：利用液态化学试剂或溶液通过化学反应进行刻蚀的方法 关键：选择性。 干法刻蚀：主要指利用低压放电产生的等离子体中的离子或游离基(处于激发态的分子、原子及各种原子基团等)与材料发生化学反应或通过轰击等物理作用而达到刻蚀的目的 关键：对图形的控制性。,湿法化学刻蚀在半导体工艺中有着广泛应用：磨片、抛光、清洗、腐蚀 优点是选择性好、重复性好、生产效率高、设备简单、成本低 缺点是钻蚀严重、对图形的控制性较差,刻蚀技术：湿法刻蚀,湿法化学刻蚀，一般都是各向同性，横向和纵向的刻蚀速度相同，因此，湿法刻蚀得到的图形的横向钻蚀比较严重。,为了适应集成电路特征尺寸的减小 提高刻蚀的各向异性。 溅射与离子束铣蚀 等离子刻蚀 反应离子刻蚀(Reactive Ion Etching，RIE),刻蚀技术：干法刻蚀,溅射与离子束铣蚀(Sputtering and Ion Beam Milling)：通过高能惰性气体离子的物理轰击作用刻蚀，各向异性性好，但选择性较差 等离子刻蚀(Plasma Etching)：利用放电产生的游离基与材料发生化学反应，形成挥发物，实现刻蚀。选择性好、对衬底损伤较小，但各向异性较差 反应离子刻蚀(Reactive Ion Etching，RIE)：通过活性离子对衬底的物理轰击和化学反应双重作用刻蚀。具有溅射刻蚀和等离子刻蚀两者的优点，同时兼有各向异性和选择性好的优点。目前，RIE已成为VLSI工艺中应用最广泛的主流刻蚀技术,干法刻蚀 VS. 湿法刻蚀,Thin Oxide & Polysilicon Gate,Deposit a layer of thin oxide,Pattern the poly gate,Deposit the Poly (by CVD (Chemical Vapor Deposition),刻蚀视频,Example：,OUTLINE,Pattern Transfer,Lithography,Etching,Oxidation,Diffusion,Ion Implantation,Doping,Film Preparation,Chemical Vapor Deposition Physical Vapor Deposition,Packaging,Insulation,掺杂技术,掺杂：将需要的杂质掺入特定的半导体区域中，以达到改变半导体电学性质，形成PN结、电阻、欧姆接触 磷(P)、砷(As) N型硅 硼(B) P型硅,P,掺杂,电阻,P,P,MOSFET,杂质浓度和分布：影响器件的阈值电压、器件的电流电压特性、击穿电压等 杂质浓度：cm-3 杂质分布：结深 掺杂技术 扩散（结较深、线条较粗） 离子注入（浅结、细线条）,N,结深,掺杂技术：扩散,替位式扩散： 、族元素 杂质原子边有空位，杂质本身有足够能量克服晶格势垒 一般要在很高的温度(9501280)下进行 间隙式扩散：间隙 Na、K、Fe、Cu、Au 等元素 扩散系数要比替位式扩散大67个数量级，扩散温度较低,硅原子,空位,选区扩散 不能用光刻胶作掩蔽 磷、硼、砷等在二氧化硅层中的扩散系数均远小于在硅中的扩散系数，可利用氧化层作为杂质扩散的掩蔽层,扩散系统结构图,固态源扩散：如B2O3、P2O5、BN等,固态源扩散系统,液态源扩散系统,气态源扩散系统,扩散视频,离子注入：将具有很高能量的杂质离子射入半导体衬底中的掺杂技术，掺杂深度由注入杂质离子的能量和质量决定，掺杂浓度由注入杂质离子的数目(剂量)决定 掺杂的均匀性好 温度低：小于600 可以精确控制杂质分布 可以注入各种各样的元素 横向扩展比扩散要小得多。 可以对化合物半导体进行掺杂,掺杂技术：离子注入,高能离子注入改变晶格结构 设备昂贵,P,B,离子注入系统的原理示意图,注入时，表面有氧化层等薄膜,做掩蔽层。,N 衬底,P 阱,离子注入的特点 掺杂纯度不受杂质源纯度的影响 可以精确控制注入杂质的数目：剂量和能量 可以注入各种各样的元素 温度低：小于600，二氧化硅、氮化硅、光刻胶、铝作为掩蔽层 横向扩展比扩散要小得多：几乎垂直射入 可以对化合物半导体进行掺杂,扩散 VS. 离子注入,链接：硅栅MOS结构和自对准技术,问题的提出：,P,N+,N+,Al,P,N+,N+,铝栅MOS结构,Al,沟道无法和源漏连上,栅氧化层,？,考虑到光刻的对准误差，要求栅氧化层和栅金属电极均要与源漏有部分交叠。,解决方法：硅栅自对准离子注入,采用多晶硅作为栅电极材料，在形成源漏区进行扩散或离子注入时栅材料起到掩膜的作用，自动地保证了栅金属与源漏区对准问题，此技术称为自对准工艺,对晶格的影响 离子与原子核碰撞级联碰撞晶格损伤,离子,损伤区,退 火,退火：也叫热处理，集成电路工艺中所有的在氮气等不活泼气氛中进行的热处理过程都可以称为退火。 激活杂质：使不在晶格位置上的离子运动到晶格位置，以便具有电活性，产生自由载流子，起到杂质的作用 消除损伤 退火方式： 炉退火 快速退火：脉冲激光法、扫描电子束等,离子注入视频,OUTLINE,Pattern Transfer,Lithography,Etching,Oxidation,Diffusion,Ion Implantation,Doping,Film Preparation,Chemical Vapor Deposition Physical Vapor Deposition,Packaging,Insulation,薄膜制备：氧化工艺,目的：在硅及其他衬底上制备SiO2层 SiO2是一种十分理想的电绝缘材料，它的化学性质非常稳定，室温下它只与氢氟酸发生化学反应,硅衬底,SiO2,氧化硅层的主要作用,在MOS电路中作为MOS器件的绝缘栅介质，器件的组成部分 扩散时的掩蔽层，离子注入的(有时与光刻胶、Si3N4层一起使用)阻挡层 作为集成电路的隔离和绝缘介质材料 作为电容器的绝缘介质材料 作为多层金属互连层之间的 介质材料 作为对器件和电路进行钝化 的钝化层材料,SiO2的制备方法,热氧化法：栅氧化层、场氧化层 干氧氧化： 水蒸汽氧化： 湿氧氧化： 干氧湿氧干氧(简称干湿干)氧化法 氢氧合成氧化 化学气相淀积法： 金属化的介质层和扩散掩蔽层等。,进行干氧和湿氧氧化的氧化炉示意图,氧化技术的发展,随着VLSI集成度的提高，MOS器件的栅氧化层厚度也随之减小。 超薄栅氧化层质量的保证 氧化层越薄，漏电和栅氧击穿问题越严重。 高介电常数（HighK）栅材料的开发 栅极漏电随着栅氧厚度的减少而指数增加，需采用高介电常数的栅材料。 低介电常数（LowK）栅材料的开发 用作布线金属层之间的绝缘介质材料，减小布线电容。,化学汽相淀积(Chemical Vapor Deposition)： 将反应剂蒸气引入反应室，通过气态物质的化学反应在衬底上淀积一层薄膜材料的过程,薄膜制备：化学汽相淀积(CVD),四乙氧基硅烷,硅烷热分解,化学汽相淀积(CVD)分类,常压化学汽相淀积(APCVD) 低压化学汽相淀积(LPCVD)：均匀性好，台阶覆盖性好。 等离子增强化学汽相淀积(PECVD)：增加射频等离子能力，淀积温度低。,APCVD反应器的结构示意图,LPCVD反应器的结构示意图,平行板型PECVD反应器的结构示意图,具有淀积温度低、薄膜成分和厚度易于控制、均匀性和重复性好、台阶覆盖优良、适用范围广、设备简单等一系列优点。 CVD方法几乎可以淀积集成电路工艺中所需要的各种薄膜。 掺杂或不掺杂的SiO2 多晶硅 非晶硅 氮化硅 金属(钨、钼)等,CVD技术特点,化学汽相淀积(CVD)应用,单晶硅的化学汽相淀积(外延)：一般地，将在单晶衬底上生长单晶材料的工艺叫做外延，生长有外延层的晶体片叫做外延片 二氧化硅的化学汽相淀积：可以作为金属化时的介质层，而且还可以作为离子注入或扩散的掩蔽膜，甚至还可以将掺磷、硼或砷的氧化物用作扩散源 低温CVD氧化层：低于500 中等温度淀积：500800 高温淀积：900左右,多晶硅的化学汽相淀积：利用多晶硅替代金属铝作为MOS器件的栅极是MOS集成电路技术的重大突破之一，它比利用金属铝作为栅极的MOS器件性能得到很大提高，而且采用多晶硅栅技术可以实现源漏区自对准离子注入，使MOS集成电路的集成度得到很大提高。,化学汽相淀积(CVD)应用,氮化硅的化学汽相淀积：中等温度(780820)的LPCVD或低温(300) PECVD方法淀积 由于氮化硅氧化速率极低：局域氧化的掩蔽阻挡层。 对水和钠离子在氮化硅中的扩散系数很小：钝化层。 由于氮化硅膜介电常数大，所以可用于电容介质。,化学汽相淀积(CVD)应用,物理气相淀积(PVD),利用物理过程实现物质转移，原子或分子有源转移到衬底表面，淀积成薄膜。 作用： 淀积金属薄膜，形成欧姆接触，实现接触和互连，Al连线。 淀积其他薄膜，包括化合物薄膜。 蒸发、溅射,蒸发：在真空系统中，金属原子获得足够的能量后便可以脱离金属表面的束缚成为蒸汽原子，淀积在晶片上。按照能量来源的不同，有灯丝加热蒸发和电子束蒸发两种,蒸发原理图,溅射视频,溅射：真空系统中充入惰性气体，在高压电场作用下，气体放电形成的离子被强电场加速，轰击靶材料，使靶原子逸出并被溅射到晶片上,其他薄膜制备技术,应用：接触和互连 接触：自对准多晶硅/硅化物结构（salicide） 互连：多层互连、铜互连铜互连技术（二次镶嵌技术）,当金属作为电极从半导体中引出电流时，希望载流子在进出半导体时少受阻力。,形成良好的欧姆接触。,金属和半导体接触,金属和轻掺杂半导体接触,常用的金属接触互连材料,互连金属化材料的要求：,导电性能好，引起的损耗小。 与半导体之间有良好的接触特性 性能稳定：金属化材料不和硅发生反应。 台阶覆盖性能好：防止台阶处金属化层变薄甚至出现断条情况。 工艺相容：不改变已有器件的特性。,集成电路工艺,图形转换： 光刻：接触光刻、接近光刻、投影光刻、电子束光刻 刻蚀：干法刻蚀、湿法刻蚀 掺杂： 离子注入 退火 扩散 薄膜制备： 氧化：干氧氧化、湿氧氧化等 CVD：APCVD、LPCVD、PECVD PVD：蒸发、溅射,OUTLINE,Pattern Transfer,Lithography,Etching,Oxidation,Diffusion,Ion Implantation,Doping,Film Preparation,Chemical Vapor Deposition Physical Vapor Deposition,Packaging,Insulation,集成电路中的晶体管与分立晶体管的主要区别是集成电路中晶体管的所有电极都比须制作在集成电路芯片的表面，而且每个晶体管之间必须在电学上相互隔离开，防止器件间的相互影响。,隔离技术,常用的隔离技术： pn结隔离、等平面氧化层隔离(场隔离）、沟槽隔离、介质隔离等。 双极集成电路隔离工艺 MOS集成电路隔离工艺,有源区：在集成电路中，通常将硅片上用于制作各种元器件的区域，称作有源区。 场区：其他没有制作器件的区域称作场区。,两个概念,双极集成电路隔离工艺,标准隐埋集电极隔离工艺（Standard Buried Collector Process，SBC）,不同n型区之间靠反向偏置的pn结隔离 隔离区较宽 寄生电容较大,pn结隔离,集电区扩散隔离（Collector Diffused Isolation，CDI）,与SBC相比具有工