第2章80C51的结构和原理

2019/9/7,1,第2章 80C51的结构和原理,80C51系列概述,2.1,80C51的基本结构与应用模式,2.2,80C51典型资源配置与引脚封装,2.3,80C51单片机的CPU,2.4,80C51的存储器组织,2.5,80C51的并行口结构与操作,2.6,2019/9/7,2,2.1 80C51系列概述,2.1.1 MCS-51系列,8051/8751/8031 8052/8752/8032 80C51/87C51/80C31 80C52/87C52/80C32等,MCS-51是Intel公司生产的一个单片机系列名称。这一系列的单片机有多种，如：,2019/9/7,3,生产工艺有两种：,在产品型号中凡带有字母“C”的即为CHMOS芯片，CHMOS芯片的电平既与TTL电平兼容，又与CMOS电平兼容。如87C51。,一是HMOS工艺（高密度短沟道MOS工艺）。,二是CHMOS工艺（互补金属氧化物的HMOS工艺）。,2019/9/7,4,功能上，有基本型和增强型2大类：,增强型： 8052/8752/8032 80C52/87C52/80C32,基本型： 8051/8751/8031 80C51/87C51/80C31,2019/9/7,5,在片内程序存储器配置上，有3种形式， 即掩膜ROM、EPROM和ROMLess。如：,80C51有4K字节的掩膜ROM 87C51有4K字节的EPROM 80C31在芯片内无程序存储器。,2019/9/7,6,2.1.2 80C51系列,各厂商以8051为基核开发出的CMOS单片机统称为80C51系列。常用产品有：,Intel：80C31、80C51、87C51，80C32、80C52、87C52等； ATMEL：89C51、89C52、89C2051等； Philips、华邦、Dallas、Siemens等公司的许多产品 。,2019/9/7,7,2.2 80C51的基本结构与应用模式,2.2.1 80C51的基本结构,2019/9/7,8,2.2.2 80C51的应用模式,带总线扩展引脚的产品,扩展总线的应用模式 不扩展总线的应用模式,2019/9/7,9,没有总线扩展引脚的产品,引脚数减少、体积减小。对于不需进行并行外围扩展，装置的体积要求苛刻且程序量不大的系统极其适合。,典型产品,如： AT89S2051/AT89S4051。,2019/9/7,10,2.3 80C51典型产品资源配置与引脚封装,2.3.1 80C51典型产品资源配置,2019/9/7,11,由表可见： 增强型与基本型的几点不同：,片内ROM：从4K增加到8K 片内RAM：从128增加到256 定时/计数器：从2个增加到3个 中断源：从5个增加到6个。,2019/9/7,12,无ROM型，要在片外扩展程序存储器；,掩膜ROM型，程序由芯片生产厂写入；,EPROM型，程序通过写入装置写入；,FlashROM型，程序可电写入（常用）。,片内ROM的配置形式：,还有OTPROM型，具有较高的可靠性。,2019/9/7,13,2.3.2 80C51的引脚封装,2019/9/7,14,2.4 80C51的CPU,2019/9/7,15,2.4.1 CPU的功能单元,运算器 累加器ACC 寄存器B PSW,控制器 程序计数器PC 指令寄存器IR 定时与控制逻辑,其他寄存器 程序计数器PC 数据指针DPTR 堆栈指针SP 工作寄存器R0R7,2019/9/7,16,寄存器及其存储器映射如下图：,2019/9/7,17,2.4.2 80C51的时钟与时序,时钟产生方式,内部时钟方式 外部时钟方式,2019/9/7,18,80C51的时钟信号,1个机器周期：12个晶荡周期（或6个时钟周期）,指令的执行时间称作指令周期 （单、双、四周期）,2019/9/7,19,80C51的典型时序,单字节指令 双字节指令,单周期指令,2019/9/7,20,双周期指令,2个机器周期中ALE有效4次，后3次读操作无效。,2019/9/7,21,访问外部RAM的双周期指令时序,第二机器周期无读操作码的操作，而是进行外部数据存储器的寻址和数据选通 。ALE信号会出现非周期现象。,2019/9/7,22,2.4.3 80C51单片机的复位,复位可使单片机或系统部件处于确定的初始状态。,复位电路,上电复位电路 按键与上电复位,2019/9/7,23,单片机复位后的状态,PC = 0000H RAM：随机值（运行中复位不改变RAM内容 ）,SFR： P0P3=FFH SP=07H IP、IE和PCON：有效位为0 PSW=00H,2019/9/7,24,2.5 80C51的存储器组织,80C51存储器可以分成两大类：,RAM，CPU在运行时能随时进行数据的写入和读出，但在关闭电源时，其所存储的信息将丢失。用来存放暂时性的输入输出数据、运算的中间结果或用作堆栈。,ROM，写入信息后不易改写的存储器。断电后，其中的信息保留不变。用来存放固定的程序或数据，如系统监控程序、常数表格等。,2019/9/7,25,2.5.1 80C51单片机的程序存储器配置,片内与片外程序存储器的选择,2019/9/7,26,2019/9/7,27,程序存储器低端的几个特殊单元,2019/9/7,28,程序存储器中的指令代码及其观察,2019/9/7,29,2.5.2 80C51单片机数据存储器配置,片内、片外数据存储器概况,片内RAM及SFR 片外RAM,2019/9/7,30,工作寄存器区（含寄存器组0 3）,寄存器组0：地址00H07H 寄存器组1：地址08H0FH 寄存器组2：地址10H17H 寄存器组3：地址18H1FH,当前工作寄存器组选择,PSW寄存器中：,2019/9/7,31,片内RAM详图,2019/9/7,32,位寻址区,2019/9/7,33,通用RAM区,30H7FH，共80字节,数据缓冲 堆栈 SP指示栈顶 复位时SP=07H 系统初始化通常重新设置,2019/9/7,34,RAM内容查看,2019/9/7,35,2.5.3 80C51单片机的特殊功能寄存器（SFR）,基本型单片机有21个SFR离散地分布在80HFFH空间。,与运算器相关3个 ACC B PSW,与定时/计数器相关6个 TH0,TL0 TH1,TL1 TMOD TCON,指针类3个 SP DPH,DPL,与口相关7个 P0,P1,P2,P3 SBUF SCON PCON,与中断相关2个 IE IP,2019/9/7,36,2.6 80C51的并行口结构与操作,P0口结构,输出时,2.6.1 P0、P2口的结构,2019/9/7,37,输入时,读锁存器（“读-修改-写”类指令，如ANL P0,A）,读引脚（“MOV”类指令，如MOV A, P0）,要先写“1”,1,0,P0作通用I/O时为： 准双向口！,2019/9/7,38,输出时，地址/数据信息分时出现在输出引脚。,输入时，先输出地址，然后自动向锁存器写1，再读引脚。此时为真正双向口。,2019/9/7,39,P2口结构,P2作通用I/O口（未扩片外存储器，或虽扩RAM但采用“MOVX Ri”传送时C=0）,P2作通用I/O时为： 准双向口！,P2作地址总线高8位（C=1）,2019/9/7,40,P1口结构,P1仅能为通用的准双向口！,2.6.2 P1、P3口的结构,2019/9/7,41,P3口结构,第一功能：通用I/O口（对口寻址时）,2019/9/7,42,第二功能（不对口寻址时）,2019/9/7,43,2.6.3 并行口驱动简单外设,并行口的负载能力（AT89S52),每根口线最大可吸收10mA的（灌）电流 P0口吸收电流的总和不能超过26mA P1、P2和P3每个口吸收电流的总和限制在15mA 4个口所有口线的吸收电流总和限制在71mA,2019/9/7,44,驱动简单的输出设备,驱动LED(发光二极管）,LED典型工作点：1.75V,10mA。单个LED驱动特性如下图：,2019/9/7,45,多个LED驱动如下图：,并口直接驱动 经缓冲器驱动,（亮度不理想）,(245：单根线25mA,总和75mA),2019/9/7,46,驱动LED数码管,公共电阻限流 各路分别限流,2019/9/7,47,共阴极字形“1”编码示例：06