Ch07寄存器与计数器1.ppt

第7章 暫存器與計數器,7.1 導論 7.2 暫存器 7.3 漣波計數器 7.4 同步計數器 7.5 移位暫存計數器 7.6 串聯式計數器,7.1 導論,暫存器是構成數位系統的最基本元件 系統層次設計上 暫存器與暫存器操作是系統的基本組成要素 數位系統能以暫存器及其動作來說明 暫存器中的基本動包含移位、計數、載入、與清除等 暫存器轉移 暫存器上的資料流動及工作處理,/ 7.1 導論,導論(續),暫存器轉移操作的構成要素 系統中的暫存器組成及其功能 暫存器資料的運算方式 系統的控制流程動作 以符號表示暫存器，由運算動作介紹暫存器轉移的特性 使用類似撰寫程式的運算式及敘述表示暫存器轉移 可說明不同元件間的連繫功能,/ 7.1 導論,導論(續),暫存器的表示方法,/ 7.1 導論,導論(續),暫存器間的資料轉移 符號形式表示為： 敘述 R1R2 代表暫存器R2的資料轉移至暫存器R1 R1的內容被R2的內容所取代 R2的值在轉移後並不改變 表示來源暫存器的輸出與目的暫存器的輸入間有可用的轉移電路 目的暫存器具有並列載入的功能,/ 7.1 導論,導論(續),計數器是特殊的暫存器 可以重覆產生預先決定的數字序列 設計用來記錄時脈脈波出現的次數與頻率除法 計數器結構 主要是由正反器與組合邏輯結構而成 計數器分類方式 依時脈的控制方式可分類為同步或非同步(漣波),/ 7.1 導論,7.2 暫存器,7.2.1 緩衝暫存器 7.2.2 移位暫存器,/ 7.2 暫存器,7.2.1 緩衝暫存器,圖7.2 緩衝暫存器,* X位元是預設正反器的輸入 在時脈上緣時儲存 QX (Q3Q2Q1Q0=X3X2X1X0),/ 7.2 暫存器,可控制的緩衝暫存器,圖7.3 可控制的緩衝暫存器,/ 7.2 暫存器,7.2.2 移位暫存器,移位暫存器依輸入、輸出資料處理方式分為 (1) 串列輸入串列輸出（SISO）移位暫存器 (2) 串列輸入並列輸出（SIPO）移位暫存器 (3) 並列輸入串列輸出（PISO）移位暫存器 (4) 並列輸入並列輸出（PIPO）移位暫存器。,/ 7.2 暫存器,移位暫存器(續),圖7.4 SISO與SIPO移位暫存器,/ 7.2 暫存器,移位暫存器(續),圖7.5 PISO與PIPO移位暫存器,/ 7.2 暫存器,移位暫存器(續),圖7.6 可控制的並串列輸入移位暫存器,/ 7.2 暫存器,圖7.7 74159並列存取移位暫存器,/ 7.2 暫存器,圖7.8 74195並列存取移位暫存器的時序圖,移位暫存器(續),圖7.9 74165並列載入移位暫存器,圖7.10 74165並列載入移位暫存器的時序圖,移位暫存器(續),圖7.11 7491A 8位元串列輸入串列輸出移位暫存器,/ 7.2 暫存器,(a) 最低位元邏輯圖 (b)邏輯方塊圖,移位暫存器(續),圖7.12 74164八位元串列輸入並列輸出移位暫存器,圖7.13 74164串列輸入並列輸出時序圖,移位暫存器(續),移位暫存器由串接的正反器組成 各級正反器輸出接到下一級正反器的輸入 所有正反器都接到共同的時脈 移位暫存器依資料傳送的方向分為 (1) 左移暫存器 (圖7.4 ) (2) 右移暫存器 (3) 可控制移位暫存器,/ 7.2 暫存器,移位暫存器(續),圖7.14 可控制移位暫存器,/ 7.2 暫存器,圖7.15 74194四位元雙向移位暫存器,圖7.16 74194四位元雙向移位暫存器時序圖,74299八位元雙向移位暫存器,/ 7.2 暫存器,7.3 漣波計數器,7.3.1 基本電路 7.3.2 下數計數器 7.3.3 除以N的計數器 7.3.4 積體電路實作 7.3.5 漣波計數器的傳遞延遲,/ 7.3 漣波計數器,非同步計數器導論,正反器時脈不同時動作 常只有最低位元正反器被時脈觸發 其餘正反器是由其他級的輸出觸發 常稱為漣波計數器（Ripple Counter） 指定級的觸發脈波必須由計數器前一級（較小的位元）的波動而來 非同步計數器的操作比同步計數器慢 非同步計數器的控制電路經常較簡單,/ 7.3 漣波計數器,7.3.1 基本電路,圖7.17 漣波計數器,/ 7.3 漣波計數器,(a) 邏輯電路圖,圖7.17 漣波計數器 (b) 時序圖,表7.1 漣波計數器的每 個正反器狀態,7.3.2 下數計數器,圖7.18 漣波下數計數器,/ 7.3 漣波計數器,(a) 邏輯電路圖,圖7.18 漣波下數計數器 (b) 時序圖,7.3.3 除以N的計數器,結構非2次方倍的模數 N 計數器 串接 n 個正反器且 n 須滿足 2n-1 N 2n 附加反饋閘反及閘 將輸出送到所有正反器的清除輸入,/ 7.3 漣波計數器,除以N的計數器(續),圖7.19 十進位的漣波計數器,/ 7.3 漣波計數器,(a) 電路圖,除以N的計數器(續),圖7.19 十進位的漣波計數器,/ 7.3 漣波計數器,(b) 消除“清除困難的閂”,圖7.20 十進位漣波計數器時序圖,7.3.4 積體電路實作,圖7.21 74293非同步計數器,/ 7.3 漣波計數器,(a) 邏輯電路圖,積體電路實作(續),圖7.21 74293非同步計數器,/ 7.3 漣波計數器,(b) 簡化符號,積體電路實作(續),圖7.22 74293非同步計數器的兩種組態,/ 7.3 漣波計數器,(a)連接成模數16計數器 (b)連接成十進位計數器,積體電路實作(續),圖7.23 將74293連接成模數12的計數器,/ 7.3 漣波計數器,7.3.5 漣波計數器的傳遞延遲,圖7.24 三位元漣波計數器在不同時脈頻率的傳遞延遲效應,/ 7.3 漣波計數器,(a)時脈週期T1000ns,漣波計數器的傳遞延遲(續),圖7.24 三位元漣波計數器在不同時脈頻率的傳遞延遲效應,/ 7.3 漣波計數器,(b)時脈週期T100ns,漣波計數器的傳遞延遲(續),避免計數器累積延遲產生條件 較長的時脈週期 TCLK N tpd N是正反器的數目 tpd是每個正反器的傳遞延遲時間 最大可使用的輸入時脈頻率,/ 7.3 漣波計數器,7.4 同步計數器,7.4.1 基本電路 7.4.2 可控制同步計數器 7.4.3 上數下數計數器 7.4.4 可規劃模數,/ 7.4 同步計數器,7.4.1 基本電路,圖7.25 三位元的同步二進位計數器,/ 7.4 同步計數器,(a) 邏輯電路圖,基本電路(續),圖7.25 三位元的同步二進位計數器,/ 7.4 同步計數器,(b) 時序圖,7.4.2 可控制同步計數器,圖7.26 可控制的同步計數器,/ 7.4 同步計數器,圖7.27 74163四位元 同步二進位計數器,(a)邏輯方塊圖,(b)時序圖,圖7.28 74160同步十進位(BCD)計數器,7.4.3 上數下數計數器,圖7.29 三位元上數下數同步計數器,/ 7.4 同步計數器,(a)邏輯電路圖,圖7.29 三位元上數下數同步計數器 (b)時序圖,圖7.30 74190上數下數同步十進位計數器,(a)邏輯方塊圖,圖7.30 74190上數下數同步十進位計數器,(b)漣波進位輸出的邏輯圖,(a)邏輯方塊圖,圖7.30 74190上數下數 同步十進位計數器,(c)時序圖,7.4.4 可規劃模數,計數器規劃模數 MNP 其中 M：預期的模數 N：計數器原先具有的模數(n個正反器為2n) P：預設數 若8位元計數器的預設值是72，則模數為 M25672184 表示計數器相當於除以184的電路,/ 7.4 同步計數器,可規劃模數(續),圖7.31 計數6的解碼方式,/ 7.4 同步計數器,7.5 移位暫存計數器,7.5.1 環式計數器 7.5.2 扭環式計數器 7.5.3 積體電路實作,/ 7.5 移位暫存計數器,7.5.1 環式計數器,圖7.32 四位元環式計數器,/ 7.5 移位暫存計數器,(a)邏輯電路圖,圖7.32 四位元環式計數器 (b)時序圖,7.5.2 扭環式計數器,圖7.33 四位元扭環式計數器,/ 7.5 移位暫存計數器,(a)邏輯電路圖,圖7.33 四位元扭環式計數器,(b)時序圖,7.5.3 積體電路實作,由移位暫存器連接成環式計數器或扭環式計數器 74190及74192 模數10之同步上下數計數器 74160及74162 為模數10同步上數計數器 74161及74163 為模數16之同步上數計數。,/ 7.5 移位暫存計數器,圖7.34 將74195連接成環式計數器,(a)邏輯方塊圖,圖7.34 將74195連接成環式計