苏州科技学院计算机组成与结构复习题参考答案.pdf

计算机组成与结构复习题(0) 参考答案： 1、 选择题 123456789101112 BACBCBCBBDBD 131415161718192021222324 CCCDACCCBCAB 2、 填空题 1. A.符号位 B.阶码 C.尾数 2. A.RR B.RS 3. A.数据 B.先进后出 C.存储器 4. A.cache B.浮点 C.存储管理 5. A.主存 B.L1级cache 6. A.便携式 B.固态盘 7. A.存储容量 B.存取时间 8. A.程序 B.地址 9. A.符号位 B.数值域 10. A.cache B.主存 11. A.流水 B.CISC 12. A.并行 B.空间并行 C. 时间并行 13. A.地址线 B.数据线 C.控制线 14. A. 时间并行 B. 空间并行 C. 时间并行+空间并行 15. A.阶码 B.指数 C.对阶 16. A.SRAM B.DRAM C.断电后不能保存信息 17. A.跳跃 B.程序计数器PC 18. A阶码 B 尾数 19. A.原码 B.补码 C.反码 20. A.容量大 B. 速度快 C. 成本低 3、 1. 解：存储器的性能指标主要是存储容量. 存储时间、存储周期和 存储器带宽。 在一个存储器中可以容纳的存储单元总数通常 称为该存储器的存储容量。存取时间又称存储访问时间，是指从 启动一次存储器操作到完成该操作所经历的时间。存储周期是指 连续两次独立的存储器操作（如连续两次读操作）所需间隔的最 小时间。存储器带宽是指存储器在单位时间中的数据传输速率。 2. CISC是复杂指令系统计算机的英文缩写。其特点是： A) 指令系统复杂庞大，指令数目一般多达2、3百条。 B) 寻址方式多 C) 指令格式多 D) 指令字长不固定 E) 可访存指令不加限制 F) 各种指令使用频率相差很大 G) 各种指令执行时间相差很大 H) 大多数采用微程序控制器 3. 从时间上讲,取指令事件发生在“取指周期”，取数据事件发生 在“执行周期”。从空间上讲，从内存读出指令流流向控制器 （指令寄存器）。从内存读出数据流流向运算器（通用寄存 器）。 4. CPU主要有以下四方面的功能： A) 指令控制：程序的顺序控制，称为指令控制。 B) 操作控制：CPU管理并产生由内存取出的每条指令的操作信号， 把各种操作信号送往相应部件，从而控制这些部件按指令的要 求进行动作。 C) 时间控制：对各种操作实施时间上的控制，称为时间控制。 D) 数据加工：对数据进行算术运算和逻辑运算处理，完成数据的 加工处理。 5. 当多个用户共享主存时，为使系统能正常工作，应防止由于一个 用户程序出错而破坏其它用户的程序和系统软件，还要防止一个 用户程序不合法的访问不是分给它的主存区域。为此，系统提供 存储保护。通常采用的方法是：存储区域保护和访问方式保护。 6. RISC是精简指令系统计算机，它有以下特点： A) 选取使用频率最高的一些简单指令，以及很有用但不复杂的指 令。 B) 指令长度固定，指令格式种类少，寻址方式种类少。 C) 只有取数/存数指令访问存储器，其余指令的操作都在寄存器之 间进行。 D) 大部分指令在一个机器周期内完成。 E) CPU中通用寄存器数量相当多。 F) 以硬布线控制为主，不用或少用微指令码控制。 G) 一般用高级语言编程，特别重视编译优化工作，以减少程序执 行时间。 7. 解：将16进制数展开后，可得二进制格式为 0 1000 0010 0110 1100 0000 0000 0000 000 S 阶码8位 尾数23位 指数e = 阶码-127 = 10000010-01111111 = 00000011 = （3）10 包括隐藏位1的尾数1.M = 1.011 0110 0000 0000 0000 0000 = 1.011011 于是有 X =（-1）S1.M2e = +（1.011011）23 = +1011.011 = （11.375）10 8. 解： S1 S2 S3 S4 WB EX ID IF 入 (a)指令周期流程 时空图法：假设指令周期包含四个子过程：取指令（IF）、指令译 码（ID）、 执行运算（EX）、结果写回（WB），每个子过程称为过程 段（Si），这样，一个流水线由一系列串连的过程段组成。在统一时钟 信号控制下，数据从一个过程段流向相邻的过程段。 图（b）表示非流水CPU的时空图。由于上一条指令的四个子过 程全部执行完毕后才能开始下一条指令，因此每隔4个单位时间才有一 个输出结果，即一条指令执行结束。 图（c）表示流水CPU的时空图。由于上一条指令与下一条指令的四 个过程在时间上可以重叠执行，因此，当流水线满载时，每一个单位时 间就可以输出一个结果，即执行一条指令。 比较后发现：流水CPU在八个单位时间中执行了5条指令，而非流 水CPU仅执行2条指令，因此流水CPU具有更强大的数据吞吐能力。 9. 最小值2-1111110.00000001最大值21111110.11111111 10. 解：1）P表示单位时间中指令流水线输出的指令数。其中n为 指令数，分母表示流水线执行n条指令所花的总时间。 2）S表示流水线的加速比（S1）。它是顺序执行n条指令所 花的时间T0=ktn与流水方式执行n条指令所花的时间 Tk=（k+n-1）t之比。 3）E表示流水线的效率（EAR；PC-DR;M/IO=1;W/R=1;AR-AB;DR-DB AR-PC;PC+1 计算机组成与结构复习题(3) 参考答案： 一、选择题 12345678910 BDACCBADDC 11121314151617181920 2、 填空题 1. A. 快存 B. 主存 C. 辅存 D. 解决容量、速度、价格之间的矛盾 2. A.CPU和主存的速度匹配, 提高主存速度 B. 硬件 C. 扩大主存容 量和地址分配 D.软件 E. 不能直接 3. A 主存 B辅存 C物理地址 D地址映射 4. A. 页式 B. 段式 C段页式 5. A地址映射 B地址变换 C替换算法 6. A直接映射 B全相联映射 C.组相联映射 D先进先出算法 (FIFO) E近期最少使用算法LRU 3、 问答题 1. 内存又称作主存，直接和CPU交换信息。外存是为了扩大容量的 辅助存储器，不直接和CPU交换信息，容量比内存大，速度比内 存慢。缓存是为了解决内存和CPU的速度匹配、提高访存速度的 一种存储器。它设在内存和CPU之间，速度比内存快，容量比内 存小，存放CPU最近期要用的信息。控存是微程序控制器中用来 存放微指令的存储器，由ROM组成，速度应比主存更快。虚存 是为了解决扩大主存容量和地址分配问题把主存和辅存统一成 一个整体。从整体上看，速度取决于主存，容量取决于辅存。实 际上CPU仍然只与主存交换信息，由操作系统和硬件共同实现主 存和辅存之间信息的自动交换。 2. 提高存储器的速度可采取三种措施。 A) 采用高速器件，选用存取周期小的芯片整个存储器的速度便可 提高。 B) 采用Cache，CPU将最近期要用的信息先调入Cache，而Cache的 速度比主存快得多，这样CPU每次只需从快速缓存中取出(或存 入)信息，从而缩短了访存时问，提高了存取速度。 C) 采用多体交叉存储器。由于每个体都具有自己的读写线路、地址 寄存器和数据寄存器，可以实现重叠与交叉存取，将大大地提高 主存的有效访问速度。 3. 所谓程序访问的局部性即程序执行时对存储器的访问是不均匀 的，也就是说它的地址分布不是随机的，而是相对集中的，它所 用的数据也是相对集中的。存储系统的cache主存级和主存 辅存级都用到程序的局部性原理。对Cache主存级而言，把 CPU最近期执行的程序放在容量较小、速度较高的cache中。对 主存辅存级而言，把程序中访问频度高、比较活跃的部分故在 主存中。这样既提高了存储器的速度又扩大了存储器的容量。 4. A) 正确。地址总线的位数决定了地址的取值范围，也就决定了内存 的最大容量， B) 不正确。利用存储管理技术可以使实际内存容量大于指令中地址 码的寻址范围。如8086字长为16位的计算机中，地址码的寻址范 围为64K，而实际内存容量已达1M以上。 5. A) )80324 B) 96128 C) 虚拟地址3的页号为48，当用48作检索项在快表中检索时，没有 检索到页号为48的页面，此时操作系统暂停用户作业程序的执 行，转去执行查页表程序。如该页在主存中，则将该页号及该页 在主存中的起始地址写入快表；如该页不在主存内，则操作系统 需将该页面从外存调入主存，然后将页号及其在主存中的起始地 址写入快表。 6. A) Cache地址格式： 组地址（7 位） 组内块地址 （1位） 块内地址 （6位） 主存地址格式： 高位地址 （8位） 组地址（7 位） 组内块地址 （1位） 块内地址 （6位） 计算过程：Cache块数16KB/64B=256块（8位地址，教材上的 c=8）； 每组块数=256/128=2块（7位组地址，教材上的c=7，1位 块地址教材上的r=1）； 块内地址（6位, 教材上的b=6） 主存块数 4MB/64B=64K块（16位地址，教材上的m=16）； 块内地址（6位, 教材上的b=6）；总16+6=22位地址，222=4MB B) 27=128个存储单元；高位地址（8位）加 组内块地址（1位）组 成t+r=9位标记，再加r=1位组内块地址（由于组内全关联，所以 放在哪一块由这一位指出），1位有效位，共11x2=22位 标记驻留在 Cache哪 一块 e标记驻留 在 Cache 哪一 块 e 0组高位地 址（8 位） 组内块 组内块 地址（1 位） 高位地址 （8位） 组内块地 址（1 组内块地 址（1位） 地址（1 位） 位） 127 组 高位地 址（8 位） 组内块 地址（1 位） 组内块 地址（1 位） 高位地址 （8位） 组内块地 址（1 位） 组内块地 址（1位） C) t=8r=1C=7b=6 0000 0000 00000010 000001 地址为129的X单元应放在第2组（从0组编号）， 或由公式计算，因 为组间直接映像， 所以，129/64=2余1，129在主存第2块(从0块编号)，由j=i mod 2c2r+k，0k2r-1；所以 j=2 mod 128 2+k= 4或