组合可编程逻辑器件东北师范大学物理学院.pdf

4.5.1 PLD的结构、表示方法及分类 4.5.2 组合逻辑电路的PLD实现 4.5 组合可编程逻辑器件 概述 从逻辑功能的特点来看，数字电路可分为 通用型和专用型两种。前面介绍的都属于 通用型。如门电路、计数器、寄存器等。 还有很多电路实现复杂逻辑功能，是为某 种用途专门设计的集成电路，称为专用集 成电路，简称ASIC。 系统规模扩大，连接多、可靠性下降、功耗大、成本升高 及占用空间大 设计周期长，成本高及承担设计风险 可编程逻辑器件，简称PLD（Programmable Logical Device)。它属于通用器件，但它 的逻辑功能是由用户通过编程来设定的。 PLD的集成度很高，足以满足一般数字系统 的要求。 由由PLD编程的开发系统由硬件和软件两部分 构成。硬件为计算机、专用编程器等；软件 为集成开发软件、 编程的开发系统由硬件和软件两部分 构成。硬件为计算机、专用编程器等；软件 为集成开发软件、ABEL、Verilog HDL、 、 VHDL等语言。等语言。 在系统可编程器件isp的编程更为简单，不 需专门的编程器，只要将计算机运行的编程 数据直接写入PLD即可。 1. 结构 4.5.1 PLD的结构、表示方法及分类 输出 或 门 阵 列 与 门 阵 列 输入 输出 或 门 阵 列 与 门 阵 列 输入 BA YZ 可编程 与阵列 可编程 与阵列 固定或 阵列 固定或 阵列 乘积项乘积项 2. 表示法 连接方式 基 本 门 表 示 法 A B C D 当浮栅上带有负电荷时，则衬底表面感应的是正 电荷，这使得 当浮栅上带有负电荷时，则衬底表面感应的是正 电荷，这使得MOS管的开启电压变高，如果给控制 栅加上同样的控制电压， 管的开启电压变高，如果给控制 栅加上同样的控制电压，MOS管仍处于截止状态。管仍处于截止状态。 SIMOS管利用浮栅是 否累积有负电荷来存 储二值数据。 管利用浮栅是 否累积有负电荷来存 储二值数据。 N沟道叠栅管沟道叠栅管(SIMOS)，其结构如下：，其结构如下： 写入数据前，浮栅不带 电荷，要想使其带负电 荷，需在漏、栅级上加 足够高的电压 写入数据前，浮栅不带 电荷，要想使其带负电 荷，需在漏、栅级上加 足够高的电压25V即可。即可。 若想擦除，可用紫外线或若想擦除，可用紫外线或X射线，距管子射线，距管子2厘米处照 射 厘米处照 射15-20分钟。分钟。 当浮栅上没有电荷时，给控制栅加上控制电压， 当浮栅上没有电荷时，给控制栅加上控制电压， MOS管导通管导通. 浮栅隧道MOS管 Flotox MOS 可用电擦除信息，以字为单位，速度高，可重 复擦写 可用电擦除信息，以字为单位，速度高，可重 复擦写1万次。万次。 与与SIMOS的区别是：的区别是： 浮栅延长区与漏区 浮栅延长区与漏区 N+之间的交叠处有 一个厚度约为 之间的交叠处有 一个厚度约为80A (埃埃)的薄绝缘层。的薄绝缘层。 快闪（Flash）叠栅 MOS管 与SIMOS的区别是: 1.闪速存储器存储单元 MOS管的源极N+区大于漏 极N+区，而SIMOS管的源 极N+区和漏极N+区是对称 的； 2. 浮栅到P型衬底间的氧 化绝缘层比SIMOS管的更 薄。 PROMPLAPALGAL 低密度可编程逻辑器件低密度可编程逻辑器件 （LDPLD）（LDPLD） EPLDCPLDFPGA 高密度可编程逻辑器件高密度可编程逻辑器件 （HDPLD）（HDPLD） 可编程逻辑器件 （ 可编程逻辑器件 （PLD） 按集成密度分为 3. PLD的分类 按结构分为按结构分为 基于与基于与/ 或阵列结构的器件或阵列结构的器件SPLD（PROM、 、 PLA、PAL、GAL）、）、CPLD（EPLD）,并称之 为 并称之 为PLD。 基于门阵列结构的器件（ 基于门阵列结构的器件（FPGA） 按编程工艺分为按编程工艺分为 1. 熔丝和反熔丝编程器件。如：熔丝和反熔丝编程器件。如：Actel的的FPGA器件。器件。 2. SRAM 器件。如：器件。如：Xilinx的的FPGA器件。器件。 3. UEPROM器件，即紫外线擦除器件，即紫外线擦除/电编程器件。电编程器件。 如大多数的如大多数的EPLD器件。器件。 4. EEPROM器件。如：器件。如：GAL、CPLD器件。器件。 PROM PLA PAL 4.5.2 组合逻辑电路的PLD实现 1.PLA BnAn “或”阵列 （固定） SnCn+1 “与”阵列 (可编程) Cn nnnnnnn nn