硕士学位论文-嵌入式智能排队系统硬件设计.pdf

华中科技大学硕士学位论文嵌入式智能排队系统硬件设计姓名：罗雄申请学位级别：硕士专业：计算机技术指导教师：阳富民20060510摘要目前，各种各样的新型嵌入系统设备在应用数量上已经远远超过了通用计算机，勿庸置疑我们已经到了后Pc时代，ARM在这个时候应运而生，为实际应用提供了高性能、低功耗的处理器。而排队系统正越来越贴近人们的日常生活，银行、医院、电信、税务等服务行业都可以看到排队系统的应用。因而，研究基于ARM内核设计的嵌入式排队系统具有重要的理论与实践意义。智能排队系统应该具有高的处理速度、多种复杂的排队业务能力、可靠性高的特点，而具有高性能ARM内核的处理器s3c4480 x资源非常丰富，完全能实现智能排队系统的应用。排队系统分布式的应用决定了排队系统要采用上位机与多下位机的结构，因此整个排队系统的设计围绕上位机与下位机的设计。排队系统的上位机设计基于s3c44BOx的嵌入式硬件平台，充分利用了s3C4480 x的资源，对其外围电路进行扩展。排队系统的上位机设计是整个系统的核心，如何针对S3C44BOX作出最优设计，完美体现它的高性能，成为上位机设计的重点。这主要包括电源模块设计、复位电路、sDRAM设计、nash设计、网络接口设计、串口设计、IIc接口、LcD接口、usB接口设计等。排队系统的下位机作为排队系统一部分，它的可靠性设计也是很重要。下位机的设计也是基于具有ARM7内核的高性价比的微控制器LPc2132而设计，主要包括电源模块设计、复位电路、IIc电路设计、Rs485通信设计、点阵LED模块显示屏设计、数码管显示、RS232设计等。关键词：嵌入式系统，处理器，排队系统I华中科技大学硕士学位论文AbstractAtprcsent，meapplicationofa11kindsofembeddedsystemsarebeenf缸moreused恤an1egeneralaimedcomputer，withoutdoubt，thePostPCErahascominginbeingOntlliscondition，协eARM印pearstouswi血“shigherperfomanceandlowerpowerconsumin吕Thequeuingsystem，aspecia】usedembeddedsystem，hasbecomemoreaIldmoreclosetoourlife，itcanbeofknseenusinginbank，hospitalaJldmanyotherbusinessfieldsnisoflli曲valuebolin也eamcala11dpracticaltodoresearchon1eembcddedqueuingsystem，Intelligentqueuingsystemshouldhavcmefbatllreofhighprocessingspeedandh噜hreliabiljty，nlorcoVer，t11eabilityofdealing耐thkilldsofcomplexqueuingtasksisalsoneedS3C4480 x，akindofmicro-con011er，whichhasVeryabundanceresource，isverysllitableforusmgint11equeuingsystemThedistributedapplicationofqueuingsystem、vantsaoneserver肌dmuMpleclients劬lc咄，sowhendesig工lillg，whatswewamtodoisaroldthedesignofmeserverandt11eclientsIndesigningtlleserver，weadoptedtheS3C4480XaSthemainprocessor，besidesit，weextendeditsoutercircuitsAsS3C44BOXismecorcofthewholeser、，eLwemusttakemostadvarlta_geofit，andthisisthekeypointoftlleserverdesignin昏Ourwhole、vorkcailmainlydivided缸oeightparts，suchaSthePOWERcircuit，RESETcircuit，SDRAMcircllit，FLASHcircuit，NETcircuit，IIC，LCDin蛐ce砒ldUSB111ecli锄ts，asapanoftllequellingsystem，alsoplayan豳portal|troleintlleprojectespeciallyin砥reliabilityWimconsideringofit，t11eLPc2132，ahi曲perfom趾cemicr0一con的ller，whichalsobasedonARM7core，isusedin“，inmorede协ils，thedes硒ofclientiscomposedofpowermodIIle，resetcirc血，IICmodule，RS485，module，UmmoduleandRS232Keywords：EmbeddedSyslj口n，Processor，QueuingSystemII独创性声明本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除文中已经标明引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写过的研究成果。对本文的研究做出贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律结果由本人承担。学位论文作者签名=罗雄日期：2卯易年4月27日学位论文版权使用授权书本学位论文作者完全了解学校有关保留、使用学位论文的规定，即：学校有权保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权华中科技大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。保密口，在年解密后适用本授权书。本论文属于，不保密日。(请在以上方框内打“”)学位论文作者签名：罗罐日期：。优占年口月刁日华中科技大学硕士学位论文11课题背景1绪言嵌入式系统是计算机技术、通信技术、半导体技术、微电子技术、语音图像数据传输技术等先进技术和具体应用对象相结合后的更新换代产品。系统无多余软件，硬件亦无多余存储器，可靠性高，成本低，体积小，功耗少；可应用于家电、工业、通信、国防等领域。其产品形态丰富多样，市场潜力巨大。近年来，随着计算技术、通信技术的飞速发展，特别是互联网的迅速普及和3c(计算机、通信、消费电子)合一的加速，微型化和专业化成为发展的新趋势，嵌入式产品成为信息产业的主流。嵌入式系统(Embeddedsystem)更成为研究与应用的热点，比较其它纯IT软件开发，Embeddedsystem这种最新的技术却以其广泛的应用，高效的性能给市场带来无限的商机和新的就业热点。嵌入式系统是以应用为中心、以计算机技术为基础、软件硬件可裁剪、适应应用系统对功能、可靠性、成本、体积、功耗有严格要求的专用计算机系统【1】。嵌入式排队系统是一种综合运用计算机技术、网络技术、多媒体技术、通讯控制技术的高新技术产品，能有效地代替客户进行排队，适用于各类窗口服务行业。使用排队机系统，一方面可消除客户长时间“站队”的辛苦、对“站错队”、“插队”的抱怨，全面改善服务质量和企业形象，另一方面更可以依据统计数据调整业务分配、挖掘潜力、合理安排窗口服务，减少群众的等候时间，提高办事效率。排队技术最早出现于上个世纪的六、七十年代，开始主要集中在欧美等西方国家，后迅速得到普及。在欧美、日本等发达国家，营业窗口早在多年前便引入了计算机管理机制。目前，银行储蓄、医院门诊等领域基本普及了计算机排队系统，通过运用先进的多媒体和网络技术，解决了传统营业窗口的各种弊端，营造出优雅和谐文明的服务环境，使窗口服务人员的工作更显轻松，而客户的等候也成了一种高雅的享受。特别是大量小型私人门诊也引入了简易排队系统。在我国，排队产品概念的引进不过三、四年光景，特别是在中国加入w1、o以后，大批国人走出国门，将很多优秀和先进的华中科技大学硕士学位论文服务方法、理念带回国内。“排队技术”也随之被引进国内，并在我国特有的高速经济发展的环境旱得到迅速的普及和应用。本论文是以湖北省教育厅重点(A类)科研项目“基于嵌入式技术的新型智能排队系统研究与开发”为研究工作的选题背景，主要解决开发中的嵌入式平台的硬件设计等难题，从而能最大限度地提供排队系统可靠性、功能扩充性。而嵌入式排队系统是嵌入式技术与排队系统的典型应用实例，它的服务范围也从营业厅迅速拓展到其他行业如：电信、快餐厅、涉外办事机构、海关、医院、药房等行业。服务功能也由单纯的优化服务环境和客户秩序管理渐渐渗透到使用者的服务系统管理之中，成为使用机构行之有效的辅助服务手段。12国内外概况121嵌入式系统发展随着人们对嵌入式产品功能和性能要求的不断提高，以8051、z80为代表的8位控制器在运算速度、支持的外设种类、寻址空间及对操作系统支持等方面已经很难满足高端嵌入式系统的需求。特别是在90年代后期，随着网络时代的来临和无线通讯技术的发展，许多嵌入式设备需要更智能化和更强的计算能力，如：采集、处理和传输音频或视频数据；运行图形用户界面；支持无线通讯和以太网通讯协议等。以ARM、Po圯rPC、Mips等为代表的32位高性能嵌入式处理器由于其良好的可扩展性和丰富的软件支持，逐渐成为业界发展的主流，其发展势头已经赶上并超越了Pc处理器。32位的驱动力来自以下几个方面的要求：更复杂的控制算法、网络通讯以及更成熟的人机界面【21。与Pc处理器不同的是，高性能嵌入式处理器除了将计算速度作为性能评价指标外，还将系统集成度和整体功耗考虑进去。同时这些指标又相互促进、相互制约。如何取得各性能的平衡，使之符合应用的需求，是嵌入式系统设计的重点睁J。嵌入式系统具有低功耗、体积小、集成度高、可靠性强、软件硬件可裁剪等特点，并且一般嵌入式系统本身不具备自举开发能力，即使设计完成以后用户通常也是不能对其中的程序功能进行修改的，必须有一套开发工具和环境才能进行开发【4叫。嵌入式系统由硬件设备、嵌入式操作系统和应用程序组成，它的应用范围十分广泛，经典的华中科技大学硕士学位论文应用包括网络设备、个人数字助理、智能机械、卫星火箭等【7_9。自20世纪70年代第一个嵌入式系统问世至今，嵌入式系统的发展大致经历了以下四个阶段10】：以单芯片可编程控制器为核心的系统，同时配置监测、伺服、指示等功能；以嵌入式CPU为基础，以简单操作系统软件为核心的阶段；以完善的嵌入式实时操作系统为标志，这一阶段的特点是操作系统内核精简、效率高、模块化及可扩展；以连接Internct为标志的嵌入式系统。和通用计算机行业不同，嵌入式系统是一个分散的工业，充满了竞争、机遇与创新，没有哪一个系列产品能够垄断全部市场【1”。即便在体系结构上存在着主流，但各不相同的应用领域决定了不可能有少数公司、少数产品垄断全部市场。因此嵌入式系统领域的产品和技术，必然是高度分散的，留给各个行业的中小规模高技术公司的创新余地很大【l。122嵌入式处理器嵌入式处理器是嵌入式系统的核心部件。嵌入式处理器对整合了软件与硬件外设的嵌入式系统提供了一个“处理心脏”。对于各种处理器的体系结构的划分基本有四种类型：8bit累加器、16，32bit的复杂指令集计算机(cIsc)13、精简指令集计算机(RJSC)【14，15】和数字信号处理器(DSP)【16，171。从1970年IBM开始定义RIsc体系结构开始，如今经过了将近35年的历程，其间包括了S吼公司的S队RC处理器，Motomla的MPC603，一直到1990年ARM公司成立。ARM公司在砒SCCPU开发领域不断取得突破，其结构已经从v3发展到v6。由于其设计的ARM核具有低功耗，低成本，高性能等等优点，众多的半导体厂家以及整机厂商都大力支持，使得在嵌入式应用领域32位RIsc嵌入式产品中占据了75的市场份额。目前设计生产ARM芯片的国际大公司超过了50家，主要包括：1Intel：在收购了DEC公司之后，之前由DEC与ARM公司合作设计的sngARM成为了Intel的第一款面向嵌入式领域的ARM核。具体的型号包括了SA一1100和SA11lO【18，191，以及网络的网络处理器P1200。当ARMv5TE颁布后，目前Imel主流的嵌入式芯片xScale系列诞生了，从PxA250【20，211到PxA255一直到目前的PxA260。2S锄sullg：s3c3410，S3C4480 x等多种AItM芯片。其中s3C4480 x为面向手持设备和一般应用提供了高性价比和高性能的微控制器解决方案1221，它采用的是华中科技大学硕士学位论文ARM7TDMI核，使用025砌的cMOs技术。其中使用了一种新的总线结构SAMBAII，最高可运行于66MHz频率，该芯片不支持MMu。本文设计的嵌入式排队系统中目标硬件平台就是搭建在S3C4480 x之上。3Motorola：DragonballMxl【231。Mx系列表示的是媒体扩展，它是基于ARM920T的处理器核发展起来的。4Ci肌sLogic：EP7xxx系列，其中的EP7211是cirnlslogic公司为了超低功耗的诸如PDA之类的应用而设计的基于ARM720T处理器进行封装的一款芯片，它整合了一个增强型的内存管理单元MMu，最高的运行频率为75MHz。123嵌入式系统设计与调试技术过去，几乎所有4816位MCU的开发都要有用于实时调试的专用在线仿真器(ICE)【24】，其开发过程总是先设计、制作和调试好硬件，同时进行软件编程，在调试好硬件电路板之前，对软件最多仅能进行关于纯逻辑和计算的调试；只有在已调试好的硬件基础上，才能进行系统应用软件的调试，所有可以提供的程序库或应用软件包都是专用的。对于32位嵌入式处理器来说，随着时钟频率越来越高(50400MHz以上)，加上复杂的封装形式(如BGA)，ICE已越来越难胜任开发工具的工作。目前替代的基本方法是借助于J1AG接口125J构成JTAG调试器，直接从CPu获取调试信息而使得产品的设计简化，测试技术标准委员会(TcstTeclul0109ystandardsco姗itteeoftlleIEEEcompmersocie奶已于1990年公布了J1AGIEEEll491标准【2郇。因为嵌入式系统的复杂性和多样性，不可能有一个包打天下的统一的完整解决方案，所以不同的EDA供应商推出了各种商用嵌入式系统设计环境。如有Synopsys公司的CoCentricSystemStudio、Cadcnce公司公司的“虚拟元件协同设计”(VCC)、CoW睇公司的“CoWlreN2c”等，还有世界各地的大学也为嵌入式系统设计开发出各种用于特定应用的免费工具。处理器是嵌入式系统的核心部件，随着其处理能力的不断提高，如何降低处理器的功耗是嵌入式系统低功耗设计的重点部分，很多学者认为，低功耗技术将是研究下一代微处理器系统所关心、研究和解决的重点目标之一【27】。对外围器件而言，低功耗CMOS器件是较好的选择，也就是选择有较低工作电压、低晶振频率以及较低时钟速华中科技大学硕士学位论文度的器件28】。能让产品可靠和迅速上市是嵌入式系统的普遍要求。为了提高时效，过去“一切自行设计”的模式已逐渐被“尽量采用具有IP的产品”所代替。这又推动了标准实时操作系统(RTOS)和相应的调试技术的发展。目前常用的嵌入式软件调试技术由于嵌入式系统所控制的外部设备的多样性、可靠性及实时性的要求，使得嵌入式系统的开发及嵌入式软件的调试非常复杂口91。常用调试方法主要有以下四种：模拟器、插桩、仿真器和片上调试30。341。随着开发对象复杂度的提高，硬件和软件设计比例发生了很大变化。软件开发的比重越来越大，复杂系统的设计已不可能由一个设计师包揽硬件和软件，而必须由一个团队来分工合作完成。由此也推动了开发形式、手段和工具的发展，特别是硬件软件协同设计和验证技术、设计管理技术(如软件版本管理软件)和各种嵌入式系统设计工具软件的发展。软件和硬件工程师并行工作是一种发展潮流。通过协同设计，特别是协同验证技术，软件工程师能尽早在真实硬件上测试，而硬件工程师能尽早在原型设计周期中验证他们的设计。软，硬件并彳亍设计是嵌入式系统设计的一项关键任务。在设计过程中的主要问题，是软硬件设计的同步与集成。这要求控制一致性与正确性，但随着技术细节不断增加，需要消耗大量时间。目前，业界已经开发P01is、cosyma及Chinook等多种方法和工具来支持集成式软硬件协同设计。目标是提供一种统一的软硬件开发方法它支持设计空间探索，并使系统功能可以跨越硬件【351和软件平台复用。由于32位架构的MPuMcu的资源丰富，指令集相对庞大，而且系统软件也更加复杂，特别当系统有多任务实时保证的要求时，通常要选用一种R1os作为开发平台来对应用软件中的多任务进行调度。当系统需要连接Intenet网实现图形用户界面(GuI)或文件系统(Fs)时，若采用支持TcPIP协议栈GuIFs的嵌入式操作系统，可极大地降低复杂多任务系统开发的难度。RTOs口6】的引入解决了嵌入式软件开发标准化的难题，促进嵌入式开发软件的模块化和可移植化，为软件工程化管理打下基础。随着嵌入式系统中软件比重不断上升、应用程序越来越大，这对开发人员的知识结构、应用程序接口和程序档案的组织管理等都提出了新的要求。RTOs是一段在嵌入式系华中科技大学硕士学位论文统启动后首先执行的背景程序，用户的应用程序是运行于R110S之上的各个任务，RTOs根据各个任务的要求进行资源管理、消息管理、任务调度及异常处理等工作37】。由于应用领域的广泛性，嵌入式操作系统面临着操作系统对不同硬件设备的移植和扩展问题，实时操作系统的移植和扩展问题是目前嵌入式系统领域的重要研究热点【381。传统的hltemet应用以PC为中心，未来的Intemet应用将转向以嵌入式设备为中心。据网络专家的预测，将来在Intemet_上传输的信息中将有70的信息来自于小型嵌入式系统【39】。TcPIP【401协议是一种目前被广泛采用的网络协议，嵌入式Intemet的技术核心是在嵌入式系统中部分或完整地实现TcMP协议14“。有一类分布式嵌入式系统正在快速的发展，即可达因特网的嵌入式系统。虽然因特网并不太适合实时任务，但它却为非实时交互提供了很好的手段，尤其可以使嵌入式系统【42】方便地与其它系统进行交互。在从816位MCu向32位转换时，所用软件开发语言也发生了变化。过去大部分816位Mcu都没有太多的性能冗余，软件编写必须完全适合其有限的处理功能，因此软件开发大部分用汇编语言编写。在816位McU上采用C、PLM等高级语言编程，再用相关编译器转换成相应机器语言执行。最近几年，就816位MCU而苦，随着c编译器效率和McU性能的大幅度提高，用高级语言代替汇编语言也渐成趋势，典型的Mcu都推出了自己的c编译器。其中K0ilc51的编译效率已达到很高水平，经过优化的用Keilc51编写的程序编译后的运行效率甚至要高于普通开发者直接用汇编语言编写的程序。13主要研究工作本文针对嵌入式在排队系统上的应用，给出了基于嵌入式平台排队系统的硬件设计。而排队系统的应用由上位机和多下位机组成，因此本文将针对这两个部分，研究它们的硬件设计方案与实现。主要分为两大部分：排队系统的上位机硬件设计、排队系统的下位机的硬件设计。具体说来，本课题将要完成的工作主要有：1排队系统上位机设计。主要研究排队服务器的具体实现，包括各功能模块实现华中科技大学硕士学位论文的具体电路描述。主要研究基于s3c4480 x的排队服务器硬件平台设计及其外围电路的扩展，包括电源模块设计、sRAM设计、nash设计、网络接口设计、串口设计、LcD接口、usB接口设计等。2排队系统客户端设计。主要研究基于LPC2132微控制器排队系统客户端的具体实现，包括各功能模块实现的具体电路描述，包括复位电路设计、蜂鸣器控制电路设计、Rs232和Rs485接口设计、点阵显示屏的驱动与显示设计、呼叫器电路设计。华中科技大学硕士学位论文2排队系统的总体设计排队系统一般应用于小范围区域，属于一个典型的小范围内的分布式应用。针对这一特点，我们设计为上位机和多下位机结构，上位机与下位机之间的通信采用标准的Rs485总线，可以满足在1000米的范围内实现上位机与下位机的通信。上位机用来实现排队算法，储存系统数据，下位机用来接收操作员信息、显示排队信息。排队系统的设计要满足较为复杂的排队应用，它可以实现顺呼、重呼、弃号、优先、插队、延后及号码自动分配等呼叫功能；可以支持4个中文汉字窗口及综合屏显示，支持多种业务类型，支持的窗口柜台可以达到128个；可以对排队数据进行统计分析。21排队服务器的总体架构由于设计的排队系统需要支持多种业务类型，传统基于McS51单片机的方式很难满足复杂的排队算法，最后决定排队系统的服务器采用ARM7内核的s3c4480X来实现，并配合Uc0s-II操作系统，利用uC0sII操作系统的多任务管理功能来实现排队系统的多业务多功能的要求。Sanlsung公司推出的1632位RJSC处理器s3C44BOx为手持设备和一般类型应用提供了高性价比的微控制器解决方案。为了降低成本，s3c4480X提供了丰富的内置部件，包括：8KBcache，内部sRAM，LcD控制器，带自动握手的2通道UART，4通道DMA，系统管理器(片选逻辑，FP厄DOSDRAM控制器)，带有PwM功能的5通道定时器，m端口，RTc，8通道lO位ADc，IICBus接口，IIsBus接口，同步SIO接口和PLL倍频器。s3c4480 x的这些丰富的接口资源，完全满足排队系统的所有要求，而且对于以后的功能扩充也留下很大的空间。图21为排队系统的总体结构。华中科技大学硕士学位论文图21排队系统总体结构图中的上位机是整个嵌入式排队系统的核心，负责实现对排队系统的集中管理，负责与各窗口终端进行实时数据通信，存储全部排队系统中的数据，针对不同业务完成不同的排队算法，同时，提供语音提示功能。设计其为基于s3c4480 x的嵌入式硬件平台，这也是本次论文要研究的重点内容。下位机要实现的功能也比较多，它主要是接收操作人员的按键信息，并把该信息传送给排队服务器做处理，同时显示排队系统上位机发来的显示数据。它可以分为两个部分设计，一部分是给用户看的窗口显示屏，另一部分是给操作人员使用的呼叫器。下位机的设计采用多个传统的8位Ms一51单片机可以实现，但为了提高系统的可靠性、简化设计电路，我们采用一片有ARM7内核的LPc2132微控制器和一片89c51单片机实现。上位机与下位机之间的通信采用2线制的RS485，通信距离在1000米范围之内，接点数可以达到128个，从而构成一个主从式通信结构。各下位机之间不能通信，在Rs485总线上，同一时刻，只能有一个下位机与上位机进行通信，Rs485通信的可靠性从软件通信协议上要做处理，硬件上也要做相应的可靠性设计。22排队系统的工作流程图22显示了整个排队系统的工作流程。华中科技大学硕士学位论文1号票机是整个系统中唯一用户可以操作的，号票机上面设置有按键，当客户需要服务的时候按下该按键，排队服务器接收按键信息后，自动计算当前票号序号，并向用户提供由自动排序终端管理机生成的票号，并自动打印一张小票。小票告知顾客他的序号，还剩多少人排在他的前面，以及排队时间等信息。2排队服务器查询当前每个工作窗口，看是否是否有空闲状态的窗口，若有空闲窗口，则将当前等待用户中的最小序号发送给显示窗口，再由显示窗口转发给呼叫器，呼叫器接收到数据后，就在呼叫器上的数码LED上显示当前要服务的序号，同时返回确认信息给显示终端。显示窗口接收到呼叫器返回的确认信息后，将当前要服务的序号显示在点阵LED上，同时返回确认信息给排队服务器，排队服务器接收到下位机返回的确认信息后，就语音提示用户到对应窗口，如“请00l号到1号窗口”。图22排队系统的工作流程3窗口有三种状态：忙、空闲、挂起，工作人员必须选择一个操作来表示当前该窗口的状态，排队服务器会实时查询各窗口的状态，当检查到有空闲等待服务的窗口时，排队服务器就会语音提示最小顺序号到指定窗口去服务。4工作人员根据当前情况可以顺呼、重呼、弃号、延后等操作。顺呼：完成当前服务，呼叫下一个等待的客户，该操作后窗口迸入空闲状态。10华中科技大学硕士学位论文重呼：当呼叫的客户没有到窗口来服务时，需要进行重呼。弃号：当重呼3次后，客户仍然没有到窗口服务时，可以做弃号处理。延后：客户由于特殊情况，需要暂时离开当前窗口时，为不影响其他客户，可以作延后处理。23本章小结本章首先描述了嵌入式排队系统的基本要实现的功能，介绍了核心硬件平台s3c4480 x的丰富的系统功能，这些功能完全能满足排队系统的具体要求，可以实现多功能多业务的排队系统需求。首先给出排队系统的设计思路及总体框架，给出了基于s3C4480X的排队系统上位机和下位机的系统结构，然后简单描述了嵌入式排队系统整个工作流程。本章给出了嵌入式排队系统的总体系统结构，各单元的具体详细设计见第3章和第4章。华中科技大学硕士学位论文3排队系统的上位机设计基于嵌入式技术的排队服务器是整个系统设计的核心部分，负责实现对排队系统的集中管理，负责与各窗口终端进行实时数据通信，存储全部排队系统中的数据，同时，提供计算机语音报序功能。排队服务器采用删7内核的s3c44BOx作为硬件平台的核心，最大限度利用它的强大功能，扩展外围应用电路。采用A跏7内核S3c4480X处理器实现，要求充分利用其资源，外围扩展电路尽量考虑周全，为以后的扩展留空间。外围扩展电路应该设计包括：电源模块、复位电路、sDIM电路、FLASH电路、网络接口电路、USBDEvICE(PDIUSBDl2)接口电路、异步串口接口电路(Rs232，RS485)、LCD和触摸屏接口电路、IIS音频输出和放大电路、按键、蜂鸣器和LED指示电路、JIAG接口电路等。31s3c4480 x简介SamsuIlg公司推出的16，32位RjSC处理器S3C4480X为手持设备和一般类型应用提供了高性价比的微控制器解决方案。为了降低成本，s3c44BOx提供了丰富的内置部件，包括：8KBcachc，内部SRAM，LCD控制器，带自动握手的2通道UART，4通道DMA，系统管理器(片选逻辑，FPEDoSDRAM控制器)，带有PWM功能的5通道定时器，IO端口，RTC，8通道10位ADc，IIcBus接口，IIsBus接口，同步S10接口和PLL倍频器。s3c4480 x采用了ARM7)MI内核，025um工艺的cMOs标准宏单元和存储编译器。他的低功耗精简和出色的全静态设计特别适合用于对成本和功耗敏感的应用。同样s3c44BOx还采用了一种新的总线结构，即sAMBAII(三星删cPu嵌入式微处理器总线结构)。s3c44BOx的杰出特性是它的CPu核，是由ARM公司设计的1632位删7TDMIMRsIc处理器(66M王z)。ARM7TDMI体系结构的特点是它集成了Thumb代码压缩器，片上的ICE端点调试支持，和一个32位的硬件乘法器。华中科技大学硕士学位论文s3c4480 x通过提供全面的、通用的片上外设，大大减少了系统电路中除处理器以外的元件配置，从而最小化系统的成本。本项目正是利用s3C44BOX这一特点，充分扩展其外围应用电路，在排队系统中我们将充分展示s3c4480 x的强大功能。32排队服务器功能模块排队服务器功能模块如图31所示。图31排队服务器功能模块图总线宽度：为了简化电路的设计，S3C44BOx的总线设计为16位，这样FLASH和SDRAM均选择16位的芯片，设计为64M字节内存，2M字节NoRFlash(SST39VFl60或SST39vFl601)。电源模块：输入12V直流电源，由于s3c44BOx的核心电压和IO电压是分开设计的，因此电源模块要提供这两种电源产生5v和33v，12v变5v时电压差较大，为了提供转换效率，采用开关电源的方式实现12v到5v的转换。而33v的产生可以用LD0器件从5v电压获取。网络接口：采用使用很普遍的接口芯片RTL8019As，外围电路简单。华中科技大学硕士学位论文音频接口：采用具有IIs接口的芯片CS4334，cS4334接口很简单，其4线IIS接口分别与s3C44Bo)(的IIS接口对应相接即可，输出接功率放大器，可以直接喇叭，用于排队系统的语音提示。usB接口：采用一款性价比很高的usB器件PDIusBDl2，可以实现uDBl1协议。LcD接口：考虑到LcD一般有较长引线，直接将s3c44BOx的LcD接口的数据线和扩展线加驱动电路，接到一个插座上。同时考虑到以后的扩展应用，考虑会接触摸屏，接出6根GPIO线到该插座上，这样既可以支持LcD屏显示，又可以支持触摸屏输入。Rs232：用3v的Rs232器件MAx3232实现，在开发时可以用于排队系统的调试用。Rs485：用3v的Rs485器件MAx3485实现，用于排队系统的上位机与下位机的Rs485通信。总线连接器：一个40芯254间距双排标准连接器用作扩展口，引出了地址线、数据线、读写、片选、中断、10口、ADc、5V和33V电源、地等用户扩展可能用到的信号。此接口用来接热敏打印机，打印小票用。还可以为以后接IDE硬盘做预留。调试及下载接口JTAG：一个20芯Mul廿一ICE标准J11AG接口，支持sDT251、ADSl2等调试。33排队服务器硬件设计331电源模块嵌入式一般需要稳定的工作电压才能可靠工作，而传统的线性稳压器件由于热损大，效率比较低，电流越大，热损就大，效率越低，会增加系统的不稳定。而开关电源的调节器件工作在导通或关断方式，功耗很低，效率一般在7090，而且对输入电压波动有很强的适应能力。本项目采用开关电源器件LM2596，+12v电源输入，输出5v电压。LM2596开关电压调节器是降压型电源管理单片集成电路，能够输出3A的驱动电流，同时具有华中科技大学硕士学位论文很好的线性和负载调节特性。固定输出版本有33V、5V、12v，可调版本可以输出小于37V的各种电压，本项目选用固定输出5v版本。该器件内部集成频率补偿和固定频率发生器，开关频率为150KHz，与低频开关调节器相比较，可以使用更小规格的滤波元件。由于该器件只需4个外接元件，可以使用通用的标准电感，这更优化了LM2596的使用，极大地简化了开关电源电路的设计，5脚1263表贴封装(SMD)。开关电源电路如图32所示。撑、X叫2C0m话【t12V一U18寸Lm596-5D。，0R2lI。nI2瓮r、nn(1珏瓶lijii。f1，。1。咖“。1+C68直：末=髓9ID，一T20um5”【04l鼍L1，rJi20tIl挖jVi04电容醋32开芙电源电路这里要注意续流二极管D6的选择。续流二极管接在LM2596的输出与地之间，它在降压开关电源中起到了在关开关断时间内接续电流进而保持输出的稳定的作用，是必不可少的元件之一。二极管的选择需注意以下几点：1二极管的正向导通最大电流至少是负载电流的13倍。2二极管的反向耐压值至少是最大输入电压的125倍。3二极管的开关速度必须很快，正向压降要小。推荐使用肖特基二极管，或者超快恢复和高效整流二极管。设计时选用的肖特基二极管ss34，具有3A电流、40v耐压值，满足实际应用。经实际使用证明，采用LM2596系列开关稳压集成电路作为McU稳压电源的核华中科技大学硕士学位论文心器件不仅可以提高稳压电源的工作效率，减少能源损耗，减少对电路的热损害，而且可减少外部交流电压大幅波动对电路的干扰，同时可降低经电源窜入的高频干扰。而s3c4480 x的核心电压与工作电压是分开的，核电压25v，IO电压33v。设计时分别用两个LMlll7产生，CPu的核心电压25v采用LMlll725产生，I0电压33v采用LMlll7-33产生，相关电路如下(仅列出25v电路，33v外围电路是一样的，略)。线性电源电路如图33所示。硒)D2磁332复位电路图3-3线性电源电路为了提高可靠性，复位电路没有采用简单的阻容复位电路，而是采用了专用复位芯片MAx811，MAx8“有三种复位方式，可以保证系统的各种复位要求。下面结合MAX811的时序图研究一下它的3种复位工作方式：1系统一上电，MAx811输出复位电平。2当系统电压vcc降至308v时，MAx811输出复位电平。3手动复位，按下S1键时，MAX811输出复位电平。16华中科技大学硕士学位论文复位电路如图34所示。图34复位电路MAx811的复位时序如图35所示。33。3cPu单元图35MAx811的复位时序为了电路设计的简单，我们确定总线宽度为16位。即系统上电后自举ROM的总线宽度，处理器采用16位总线方式，则OM【1：0】设置为01，即0M0接高电平，0Ml接地。根据S3C44BOX的最高工作频率以及PLL电路的工作方式，选择10MHz的无源晶振，10MHz的晶振频率经过s3c4480 x片内的PLL电路倍频后，最高可以达到66MHz。片内的PLL电路兼有频率放大和信号提纯的功能，因此，系统可以以较低的外部时钟信号获得较高的工作频率，以降低因高速开关时钟所造成的高频噪声。17华中科技大学硕士学位论文实时时钟器件是一种能提供日历时钟、数据存储等功能的专用集成电路。RTc逻辑模块可以通过一个备用电池供电。备用电池的正级通过RTCVDD脚接至内部的RTc模块，即使电源关闭，也能够提供电能保证RTc模块正常工作。一般提供32768KHz晶振时钟作为R1rC的时钟源。大端，J、端模式定义了不同长度的数据类型的对齐方式。由ENDIAN脚的上拉还是下拉电阻决定。ENDIAN脚接地是小端模式，ENDIAN脚接高电平是大端模式。大端模式即数据高位放在低地址，数据低位放在高地址。小端模式即数据高位放在高地址，数据低位放在低地址。一般x86结构的Pc机用小端模式。图36中ENDIAN脚接下拉电阻，即小端模式。8丑by77376I755r一Y73一8咒。I。”旧33h、一U“时1r70ll69-胡-_67。l66，f65-酣l；63，62。v61i日等腮凸II=sDn他F拉电阻，、6059_豫j357J弱_552E季p舀嚎髟JH53_52虬3自茜、嘧7乒L煮篓l5049J-4847。yIH、jwluMJ46a4，45。_-44433842：41_L芦“zxr圳T川”HCOH4022订sYgclock图36cPu单元电路燃勰黜纛焉篇燃霹揣嚆翟傩嘏燃勰黜薰焉篇煮鼍揣嚆翟傩一一华中科技大学硕士学位论文表31为MEM01w接口引脚定义。表31MEMoRY接口信号类型描述nRAs【1：0O行地址锁存信号nCAs【3：0】o列地址锁存信号nSRASOsDRAM行地址锁存信号nSCASosDRAM列地址锁存信号nSCS1：0】OsDRAM片选信号DQM【3：0】osDRAM数据输入输出的屏蔽信号SCLKOSDRAM时钟SCKEosDRAM时钟使能信号表32为cPu单元总线接口引脚定义。表32总线接口信号类型描述设置s3c44BOx在TEsT模式以及决定nGcs0的总线宽度OM1：O】I00：8_bitOl：16-bn1l：Test模式ADDR24：o】o地址总线DAlrA【31：O】IO数据总线nGcs7：0O通用片选nWEo写使能，指示当前总线周期是写周期nWBE3：OO写字节使能【lBE3：0】O高字节，低字节使能，sDRAM使用nOEO输出使能，指示当前总线周期是读周期nXBREOI总线保持请求r1)(BACKo总线保持应答n1WAITI请求延长一个当前总线周期ENDIANI决定数据类型是大端还是小端。334sDR氍电路系统启动时，cPu首先从复位地址oxo处读取启动代码，在完成系统的初始化后，程序代码一般应调入sDRAM中运行，以提高系统的运行速度，同时，系统及用户堆栈、运行数据也都放在SDRAM中。19华中科技大学硕士学位论文SDRAM内存采用8M(HY57V651620)与16M共用设计，为S3C44BOx提供高性能的内存存储能力。行捕获信号线nsRAs，列捕获信号线nSCAs，片选信号线nscsO，BANK选择线BA0和BAl，时钟刷新信号scLK。这里要注意的是地址线的接法，由于是16位的sDRAM，所以CPU的地址线ADDRlADRl3分别与sDRAM的A0A12相接。表33列出了不同位数的数据总线时的地址线接法。片选接s3c44BOx的nGcs6，即起始地址空间为Oxoc000000。sDRAM电路如所图37所示。表33存储器地址接口存储器地址8位数据总线下的16位数据总线下的32位数据总线下的S3C480 x的地址S3C480 x的地址S3C480 x的地址A0AOA1A2A1A1A2A3A2A2A3A4图37SDRAM电路335FLSH电路F1ash存储器是一种可在系统(Insystem)进行电擦写，掉电后信息不丢失的存华中科技大学硕士学位论文储器。它具有低功耗、大容量、擦写速度快、可整片或分扇区在系统编程(烧写)、擦除等特点，并且可由内部嵌入的算法完成对芯片的操作，因而在各种嵌入式系统中得到了广泛的应用。作为一种非易失性存储器，Fl器h在系统中通常用于存放程序代码、常量表以及一些在系统掉电后需要保存的用户数据等。s3c4J480 x系统上电后，Pc指针自动指向Bm畸KO的第一个单元，开始进行系统自举，自举完成后，将naSh的系统文件和程序复制到sDRAM中执行。图3-8为复位后的存储器映射表。ou-”78ROVDRAMf8DRAM。cnGcS7J身4，酎12M日，Ox00000000R柏rtOSRoWDRMf8DFM，猢_jm。4一fnGCS611r0 xoe000000SRoM暑2MB(nGc鞠Oxoa000000SROM32MB椰GCS4IOx08000000I趵日bs，qz，：uj8RoM麓MBcc。ssabl。鼬gIonnGcS3)0 x06000000r8RoM(nGe82)32M日0 x040虬0000SRoMcnGCSl)32M日SD日cj刊fun时ionRo口i蚍er$14MbyIo鄙uulcuuuuurM日1SRoM(nGc0 xoo。虹0000图38复位后的存储器映射表因此在设计时，必须将放有启动代码的nash的地址空间的起始地址分配为Ox00000000，即用nGCSO接nash的片选线。考虑到N07LAsH的货源和价格因素，NORFLAsH电路也采用了兼容设计方案，根据其周围焊接不同的电阻，可以支持多种不同型号与容量的NORFLAsH(ssT39VFl60132016401)，片选线nOcs0，写信号线nwE，读信号线nOE，工作电压33v。具体电路如图39所示。21华中科技大学硕士学位论文4kI立一鼍豪索、卜跫凡4生鼙差nGCS0鞋虬，“些L片选图3-9FALSH电路336网络接口电路本系统采用10BAsE-T太网接口芯片RTL8019As，内置了10BASET收发器，所以网络接口的电路比较简单。TPIN为接收线，TPOuT为发送线，经隔离后分别与RJ一45接口的Rx、Tx端相连。时钟电路通过T1、T2接口一个20MHz晶振以及2个电容，实现全双工方式。D2、D3各接一发光二极管以反映通讯状态：D2表示接收数据，D3表示发送数据。RTL8019AS内部有两块RAM区。一块16K字节，地址为o)【4000o)(7fff：一块32字节，地址为0 x00000 x001f。RAM按页存储，每256字节为一页。一般将RAM的前12页(即0“0000“bfr)存储区作为发送缓冲区；后52页(即Ox4c00Ox7箭)存储区作为接收缓冲区。第O页叫Prom页，只有32字节，地址为OxooooOx001f，用于存储以太网物理地址。要接收和发送数据包就必须通过DMA读写RTL8019As内部的16KBRAM。它实际上是双端口的RAM，是指有两套总线连接到该RAM，一套总线盯L8019As读或写该RAM，即本地DMA；另一套总线是单片机读或写该RAM，即远程DMA。RTL8019AS的使能脚AEN接S3C44BOx的GCs3，即起始地址空间为0 x06000000。华中科技大学硕士学位论文R11L8019AS的中断信号INITO接s3c4480 x的外部中断1EXINTl脚上。RTL8019As的读使能10RB接s3c4480 x的nOE脚上。RTL8019As的写使能10WB接S3C4480X的nwE脚上。R1rL8019AS的16位数据线接s3c44BoX的数据总线D御队ODArAl5脚上。RTL8019As的10地址SA0sA4接S3c44BOx的ADDRlADDR5。网络接口电路如图310所示。圈3-10RTL8019AS电路337usBDEVICE(PDIusBDl2)接口电路PDIUsBDl2是一款性价比很高的UsB器件，它通常用作微控制器系统中实现与微控制器进行通信的高速通用并行接口，它还支持本地的DMA传输这种实现usB接口的标准组件，使得设计者可以在各种不同类型微控制器中选择出最合适的微控制器，这种灵活性减小了开发的时间风险以及费用，通过使用已有的结构和减少固件上华中科技大学硕士学位论文的投资，从而用最快捷的方法实现最经济的uSB外设的解决方案，PDSBDl2完全符合uSBl1版的规范，PDlUSBDl2所具有的低挂起功耗连同La犁Clock输出可以满足使用AcPIonNOW和usB电源管理的要求，低的操作功耗可以应用于使用总线供电的外设。本项目的PDIUSBDl2具体电路如图311，一个LED指示连接状态；PDIUSBDl2采用6MHz外部晶振，实现高速数据的差分信号传输；片选接接s3c44BOx的nGcs4，即起始地址间为Ox0800一0000。图3-11PDIUSBD电路338异步串口接口电路s3c44BOx的uART(通用异步收发器)单元提供有两个独立的异步串行I0端口，每个都可以在中断和DMA两种模式下工作。它们支持的最高波特率为115200bs，每个uART通道包含2个16字节FIFO分别提供接收和发送。MAx3