SD-UHS-II简化规范中文完整翻译.pdf

SD Specifications Part 1 UHS-II Simplified Addendum Version 1.02 注注：本文是“SD Specifications Part1 UHS-II Simplified Addendum Version 1.02”的完整中文翻译。正好最近有个 SD4.0 的项 目，就把 UHS-II 内容一起翻译下来准备学习。该文档是简化规范，因为从 SD 组织的官网只能找到简化版本，其中省 略了一些内容，所以比较无奈（如果谁有完整版内容，可以把省略的内容添加进来）。 文中有发现不对的地方，或者有完整版规范的，可以发邮件给我：li.wsh ，我会发出原文档以便修改或添加 内容。 风语者 2016 于西安 1. 总体描述总体描述 本规范是 Part1 物理层规范 V4.10 的一个附加的规范定义。以下章节描述了本规范对基础规范 新加和修改的部分。 超高速类型 II（UHS-II）规范的背景如下： 高速接口为满足处理大量高高速接口为满足处理大量高清清（HD-High Definition）内容内容的需求。的需求。 近年来，随着高清内容（如 HD，Super-HD，3D-TV 等）的增长，用于处理大量高清数据的 SD 应用的数量也稳步增长。与此同时，高清内容的数据量也在增长。 因此，为了满足高清内容以及未来更大容量内容高速处理的需求，UHS-II 被提出来。 接口应该适用于多种类型的主机接口应该适用于多种类型的主机 在高速数据传输中，尤其是在移动设备中，很难保证信号完整性。 一般来说，使用高速接口的主机设计越来越复杂。而 UHS-II 同时考虑到了高速需求和多种 主机的适用。 主机的开发中对原有资源（如主机的开发中对原有资源（如 IP，软件等）的可重用性是很重要的，软件等）的可重用性是很重要的 为了有效地开发，要求主机对原有协议兼容。 例如，在 SD 协议中，保留原有的结构（CMD， RES，States，Status，Errors 等）可以更方 便主机的开发，也有利于 UHS-II 应用的快速扩展。 对原有对原有 SD I/F（Legacy SD）的兼容性和互用性可避免市场混乱的兼容性和互用性可避免市场混乱 主机和 Devices 也要求对原有 SD 卡的兼容和互用，以便可以使 UHS-II 规范平稳地被市场采 用。 移动设备要求低电压，低功耗及低移动设备要求低电压，低功耗及低 EMI 为了将高速接口应用在多种移动设备上，实现低功耗和低 EMI 是很重要的。 UHS-II 考虑到了低功耗和低 EMI 技术。 以最小的端口数和电路尺寸满足多设备连接的要求以最小的端口数和电路尺寸满足多设备连接的要求 出于降低开发成本的考虑，要求以较少的端口和电路尺寸满足多设备连接的需求。 UHS-II 规范的系统特性将在下一章描述。 2. 系统特征系统特征 从第一章中提到的背景，UHS-II 的特征如下： （1） 高速接口，速度最高达 312MB/s （2） 整个系统更容易开发 （3） 兼容原有 SD 接口 （4） 确保数据传输的有效性能 （5） 低电压，低功耗，低 EMI （6） 多设备连接 以下是对系统特征的额外解释。 接口速度 （1） 全双工模式（缩写为 FD 模式）：规范中数据速率从 39MB/s 到 156MB/s，并且未来最 高达现有速率的 2 倍。 （2） 2 通道的半双工模式（缩写为 2L-HD 模式）：规范中数据速率从 78MB/s 到 312MB/s， 并且未来最高可达现有速率的 2 倍。 （3） 接口速度连续可变 （4） 额外的通道允许未来比特率的扩展，其结构定义如下（参见 3.1 章上行/下行的定义）： 2 个下行（Downstream）和 1 个上行（Upstream）通道的全双工模式（缩写为 2D1U-FD） 1 个下行和 2 个上行通道的全双工模式（缩写为 1D2U-FD） 2 个下行和 2 个上行通道的全双工模式（缩写为 2D2U-FD） 架构层次 （1） 系统被分为至少 4 个层次：机械层，物理层，链路层和事物层（Transaction layer） （2） 具体应用层可以作为 UHS-II 的 公共事务层和应用层之间的连接（Bridge）被引入 原有 SD 的兼容性（针对 SD 形状） （1） Host 和 Device 应该支持原有 SD 接口，向下完全兼容 （2） 兼容原有 SD 软件格式 容易对未来更先进特征的扩展 （1） 命令序列：某些事物过程中可发送任何新命令 （2） 支持乱序（Relaxed ordering）:事物顺序可以根据优先级和处理速度重新排序 （3） 设备之间通信：某些设备（发送 CMD 的设备）允许直接向其他设备发送命令。 3. UHS-II 系统概念系统概念 本章将描述 UHS-II 接口和系统的概述。UHS-II 卡是指支持 UHS-II 接口的 SD 存储卡。 3.1. 接口速度接口速度 UHS-II 接口由至少 2 个基于 2 根差分信号的通道组成。每个通道提供高达 156MB/s 的速度。 一般来讲，两个通道是反向的，也就是一个通道从 Host 到 Device（下行），而另一个是从 Device 到 Host（上行），这种模式为全双工模式（缩写为 FD）。 也可以设置两个通道为同向传输数据，在这种情况下，接口速度可以翻倍最高达 312MB/s（FD 模式下最高速度的 2 倍）。这种模式叫 2 通道半双工模式（缩写为 2L-HD 模式），本规范中该模式 是可选的。也可以由超过 2 个通道，例如随着系统速度的增长，可以有 3 通道或者 4 通道。这种情 况在本规范中也是可选的。 图 3-1 为在原有 SD，UHS-I，UHS-II（假设 UHS-II 接口为 2 通道）模式下，接口速度的对比。 接口速度是连续可变的。 3.2. 连接拓扑连接拓扑 3.2.2 点对点连接点对点连接 最小的连接拓扑由一个 Host 和一个 Device 组成，称为“点对点”连接拓扑。图 3-2 显示了一 个 Host 和一个 Device 的连接。 在 UHS-II 接口中，Host 和 Device 都有一个 PHY 和一个用于独立执行物理层以及链路/事物层 功能的控制器。 UHS-II 接口由以下 3 种通道连接： RCLK：从 Host 到 Device 的传输参考时钟 D0：数据通道，从 Host 到 Device 传输命令、数据或其他包（下行） D1：另一个数据通道，从 Device 到 Host 传输响应、数据或其他包（上行） 通常来说，每一个通道由一个 Tx（Transmitter）端口和一个 Rx（Receiver）端口以及它们之间 的传输线组成。本规范使用的符号用来更清楚地说明每一个 Rx 和 Tx 端口，例如，RCK 通道的 Tx 端口被写作 RCLK.Tx，RCLK 通道的 Rx 端口被写作 RCLK.Rx，其它通道也使用同样的规则。所有通道 被统称为链路。Host PHY 包含 RCK.Tx，D0.Tx，D1.Rx。同样地，Device PHY 包含 RCLK.Rx，D0.Rx， D1.Tx。 接下来涉及到接口的所有描述都是 2 个数据通道。可选的 3 或 4 通道的情况在第九章中描述。 图 3-3 展示了支持 2L-HD 模式的 Host 和 Device 的连接。 默认的 D0 时下行通道，而 D1 是上行通道。如果 Host 以 2L-HD 模式向 Device 发送数据，那么 D1 通道会临时变成下行（图 3-4（a）。类似地，如果 Host 以 2L-HD 模式从 Device 接收数据，则 D0 变为上行（图 3-4(b)）。因此，所有数据通道的端口都具有 Tx 和 Rx 的功能。 3.2.2 多设备连接多设备连接 为了让 Host 可以控制或与多个 Device 通信，UHS-II 提供了多设备连接方式。有两种连接拓扑 可用于度设备连接，一种是环形连接（Ring），另一种是 Hub 连接。环形连接通过减少系统中总共 PHY 的数量来实现一种经济性的连接拓扑，而 Hub 连接对比环形连接则更灵活，这种拓扑结构具有 热插拔能力。 注意：RCLK 应该被单独地分配给可移除的设备，并且 UHS-II 接口和原有 SD 接口都应该被连接到可 移除的设备上。 3.2.2.1 环形连接环形连接 图 3-5 是一个环形连接的例子。数据通道的连接规则如下（注，在 UHS-II Addendum V1.0 中 2L- HD 模式不适用于环形连接）： （1） Host 的 D0.Tx 连接到 Device#1 的 D0.Rx。 （2） Device#1 的 D1.Tx 连接到 Device#2 的 D0.Rx，这个过程被重复。 （3） Device#N（最后一个 Device）的 D1.Tx 连接到 Host 的 D1.Rx，至此，环形连接结束。 图 3-6 展示了 RCLK 分配方式。 图 3-6（a）展示了多点对点的连接方式，每个 Device 都有一个独立的 RCLK 驱动。这种方法要 求 Host 至少具有与连接的 Device 相同数量的 RCLK.Tx 端口。如果 Host 只有一个 RCLK.Tx 端口，则可 以使用 multi-drop 方法来连接多设备（图 3-6(b)）。这种方法的 RCLK 总线被外部中止，或中止在最 后一个设备的 receiver。另外，这种方法要求很高的信号完整性的设计。 注意，图 3-6（b）的情况，Device 只有一个 RCLK.Rx 端口。 3.2.2.2 Hub 连接连接 图 3-7 是一个 Hub 连接的例子。 Hub 应具有一个 Device PHY，用于 Host 连接，多个 Host PHY 用于 Device 连接。Hub 具有一些功 能，比如同时发送信号到已连接的设备，或者根据数据包内容选择一个数据包传送目标。 注意：从 Device 的角度，以上行为不是由 UHS-II 拓扑结构决定的。Hub 规范在本文档中没有描 述。 3.3. 层次层次 图 3-8 展示了 UHS-II 接口层次结构的概览。 一般来说，UHS-II 接口由以下描述的 4 个层次组成。 机械层机械层（Mechanical Layer）：定义了卡的机械规范，如外形，连接器引脚等。 物理层物理层（Physical Layer）（写为 PHY）：定义了电气规范，例如信号结构，handle bit 或 symbol encoding/decoding。 链路层链路层（Link Layer）（写为 LINK）：负责链路管理，包括 PHY 初始化，数据完整性（包的 组帧/解帧，CRC 的产生/校验）。同时也负责电源管理和流控制（flow control）。 事物层事物层（Transaction Layer）（写为 TRAN）：负责基础协议管理，包括数据包的产生和分析， 命令-响应的握手等。 TRAN 被分成两个子层次，一个是公共层（common layer），称为 CM-TRAN，另一个是具体应用 层(application specific layer)。CM-TRAN 负责基本 IO 或 Memory 事物和控制。具体应用层连接了 CM- TRAN 和更高的应用层，以便保持兼容性。SD-TRAN 是具体应用层中的一个，用来连接 CM-TRAN 和 原有 SD（Legacy SD）应用或驱动。 本规范中也描述的 SD-TRAN。其他的具体应用层在未来定义。 3.4. UHS-II 事物事物 3.4.1 UHS-II 包包 以下为 UHS-II TRAN 定义了 5 种包类型 。UHS-II 包也被称为 Transaction Layer Packet（TLP）。 控制命令包（控制命令包（Control command packet-CCMD）：一个没有数据包的命令事物。有 2 种类 型的 CCMD，一种是点对点 CCMD，另一种是广播 CCMD。细节参见 6.2.2.3。 数据命令包（数据命令包（Data command packet-DCMD）：一个伴随数据包的命令事物。 响应包（响应包（Response packet-RES）：Device 在接收到 CCMD 或 DCMD 后返回给 Host 的响应。 数据包（数据包（Data packet-DATA）：在 Device 和 Host 之间传送数据。 消息包（消息包（Message packet-MSG）：传送短信息。MSG 只会在链路层产生和分析。 通常来说，UHS-II 包由以下 3 部分组成：包头（Header），参数和 Payload。包头部分对所有 类型包都是共有的。 TLP 由 TRAN 提供的信息组包，并在链路层被解包，具体参见 6.2.2 或 7.2.1 中包格式的描述。 发起者（initiator）是一个节点（Node-Host 或 Device），最近的一个包的创建和发送者。下表 表示每种包的发起者（initiator）。 包类型包类型 发起者（发起者（initiator） CCMD/DCMD Host（不管是点对点命令还是广播命令） RES Device DATA Node 创建数据包（Host 为写传输，Device 为读传输） MSG Node 创建 MSG 包 表表 3-1 Initiator 定义定义 3.4.2 数据传输数据传输 长度单位模式（ Length Unit Mode）被定义用来指定传送的数据包（DATA）中数据传输总长 度（TLEN）的单位。长度单位模式有以下 2 种模式：一种是块模式（Block Mode），另一种是字节 模式（Byte Mode）。这 2 种模式可以在 DCMD 的参数中设置。 块模式（Block Mode）：TLEN 指定的单位是块长度（Block Length），即一个块中 payload 的长度。块长度通过在具体应用层中的配置（参见 6.2.9）或设置最终确定。 字节模式（Byte Mode）：TLEN 指定的单位是字节。TLEN 应该小于或等于块长度。 以上 2 种模式参见 5.2.6 中数据帧规则。 另外，在 UHS-II Addendum V1.0 中最多只有一种数据传输模式可以被执行。 3.4.3 CM-TRAN 如图 3-8 描述，UHS-II 事物层分成公共层（CM-TRAN）和具体应用层（在 UHS-II 卡中是 SD- TRAN）。 CM-TRAN 明确了适用于 UHS-II PHY 和链路层（UHS-II 本身的协议）的公共协议。 CM-TRAN 产生 UHS-II 包并通过 UHS-II I/O 寄存器从 transmitter 一侧发送出去，或在 receiver 一 侧分析接收到的包。UHS-II I/O 寄存器由应用驱动（Host）或 Backend（Device）访问。 3.4.4 SD-TRAN SD-TRAN 连接了 UHS-II 接口（CM-TRAN）和原有 SD（Legacy SD）IPs 或软件。SD-TRAN 分析 Host/Device 寄存器，并设置 UHS-II I/O 寄存器的参数。在这种情况下，CM-TRAN 产生封装了原有 SD 的命令、响应或数据的 UHS-II 包。此外，当 CM-TRAN 接收到封装过的包，CM-TRAN 会对其进行分 析并通知 SD-TRAN。 3.4.5 传输中止传输中止 在 UHS-II 中，为了以下目的，引入了 TRANS_ABORT CCMD： 在 UHS-II 协议中中止数据传输（注意，如果开发了 SD-TRAN，则使用封装的 CMD12 替代 TRANS_ABORT。 当检测到超时（timeout）,中止未完成的传输。 3.5. UHS-II 初始化概述初始化概述 Host 应按照 3.5.1（没有 Load Boot Code 的情况）或 3.5.2（Load Boot Code 的情况）的描述执行 UHS-II 初始化的流程。如果 Host 违反这些规则，那么 Device 不保证操作正确。 3.5.1 没有没有 Boot Code Loading 的的 UHS-II 的初始化流程的初始化流程 图 3-11 展示了在 I/F 电源周期或发送 FULL_RESET 之后 UHS-II 的初始化流程。状态转换的细节 在 5.2.9 中定义。 在电源周期或 FULL_RESET 之后，Host 产生 RCLK 和 STB.L 来启动 PHY 的初始化。 PHY 初始化完成后，状态转换到 Config 状态，开始接下来的 3 个过程： Device 初始化初始化：这个过程由 DEVICE_INIT CCMD 执行，并激活 Device 中的全部组建参见 6.2.6。 Enumeration：这个过程由 ENUMERATE CCMD 执行，并对每一个 Device 赋予一个唯一的 Node ID。 配置配置：这个过程设置 Host 和 Device 间传输的参数。首先，Host 从 Device 的配置寄存器 （CFG_REG）读取容量（capabilities）或性能（properties），然后确定传输参数，最终将 参数写进寄存器。详情参见 6.2.9。 3.5.2 有有 Boot Code Loading 的的 UHS-II 初始化流程初始化流程 Host 可以从一个与之连接的被称为 Boot Device 的设备 load Boot Code。Boot Device 在系统中是 可选的。Host 被要求尽快读取 Boot Code。 Boot Device 和 Host 可以传送和接收 Boot Code。此外，对环形连接，所有 Device 都可以 bypass Boot Code 及相关的包。 本章中描述了当系统包含 Boot Device 时 Load Boot Code 的规范，这个功能被称为“Boot Code Loading” 。图 3-12 展示了当执行 Boot Code Loading 的时候 UHS-II 初始化的流程。 与图 3-11 不同的是，为了建立同步，Host 传送的不是 SYN LSS，而是 BSYN LSS。此时，所有 Device 应该设置自己的“Config Completion”为 1。 在 PHY 初始化完成后，DLSM 通常跳转到 Config 状态，但是因为“Config Completion”为 1，为 了执行 Boot Code Loading，DLSM 会立即跳转到 Active 状态。 在 Boot Code Loading 完成后，Host 在 DEVICE_INIT CCMD 之前应该设置所有 Device 的“Config Completion”为 0。Device 在接收 DEVICE_INIT CCMD 之前应该接收写广播 CCMD 以便设置“Config Completion”为 0。之后 DLSM 跳转到 Config 状态。剩下的流程和图 3-11 相同。 4. 物理层规范物理层规范 UHS-II 物理层规范的细节，例如信号结构，电气规范，handle bit 或 symbol encoding/decoding 等在本章描述。 UHS-II 标准的目标是用于移动设备，便携式及家庭应用，应兼容原有 SD 卡。该标准提供了在 低功耗及低 EMI 的情况下增强的数据速率。标准推荐使用短电缆，典型长度小于 20cm。 该 UHS-II 规范为卡和嵌入式设备定义。本规范中，“Device”的包括卡和嵌入式设备。如果一 些规范条目或者描述只用于卡，则规范中使用名词“卡”，否则，如果只用于嵌入式设备，则规范 中使用名词“Embedded Device”。 物理层的主要特征定义如下： 带 DC 耦合的低电压差分信号 灵活的传输速率 低频率的参考时钟（RCLK） 2 种类型的双工模式：FD 模式（强制）和 2L-HD 模式（可选） 用于高速差分传输的额外引脚 8b/10b 编码 增强的省电模式 4.1 物理层概览物理层概览 物理层包含以下功能： 差分发射器（Tx）和接收器（Rx） CLK 相位调整和数据恢复 Serializer 和 De-serializer（SERDES） 8b/10b 编码和 10b/8b 解码 振幅检测 参考 CLK 同步 4.2 物理层接口结构物理层接口结构 图 4-2 阐述了一个 Host 和 Device 之间点对点连接的物理层接口结构的例子。UHS-II 接口使用 传输线（包括插槽和引脚），以及匹配高速传输的末端阻抗。UHS-II 接口引入了额外的引脚用于高 速数据传输。 UHS-II 接口的有效数据速率从 39MB/s 到 156MB/s，是连续可变的。Device 应该适应整个速率 范围。 UHS-II 有 2 个数据通道，默认情况下，一个通道（D0）作为下行（Host 到 Device），另一个 （D1）作为上行（Device 到 Host）。而在 2L-HD 模式（可选）下，两个通道都可以同时用作上行或 下行通道。 传输的数据由 8b/10b 编码器编码。 差分时钟（RCLK）可在 26MHz 到 52MHz 范围内调整。对于卡，RCLK 通过原有 SD（Legacy SD） 的传输线 DAT0，DAT1 以及对应的引脚传入。 用于检测通道电平的振幅检测器，连接在 Host 一侧的 D1 通道（可选），以及 Device 一侧的 D0 通道（强制）。振幅检测器用于在 Dormant 状态后当通道上的传输恢复时唤醒 I/O 电路（如接收 器）。 注 1：所有用于 2L-HD 模式的功能块和连接线都被标为灰色； 注 2：没有用在 UHS-II 的原有 SD 接口的 I/O 电路由虚线表示并填充为浅灰色； 注 3：每个 Device 的 RCLK 的末端都应该是可转换的。 图图 4-2 物理层接口结构物理层接口结构 4.2.1 通道定义通道定义 Host 和 Device 由 3 个 DC 耦合的差分通道连接。 高速数据通道（高速数据通道（D0，D1）： D0 用于下行（Host 到 Device），因此从 Host 到 Device 的写数据以及命令在这条通道 上传输。但是当可选的 2L-HD 模式被使能时，D0 也可能可用作上行（Device 到 Host）。 D1 用于上行（Device 到 Host），因此从 Device 到 Host 的读数据以及相应在这条通道 上传输。但是当可选的 2L-HD 模式被使能时，D1 也可以用作下行（Host 到 Device）。 D0 和 D1 通道用于 Host 和 Device 之间的差分传输，这种传输只适用于 UHS-II 接口，使 用的信号与原有 SD 接口也是分离的。D0 和 D1 信号在传输之前由 8b/10b 码进行编码， 并在接收后由 10b/8b 码进行解码，具体参见 4.5。 参考时钟通道（参考时钟通道（RCLK）： RCLK 由 Host 传向 Device。每当 Host 发送 RCLK 到 UHS-II Device，RCLK 信号的频率和相 位必须稳定。在 UHS-II 传输期间，RCLK 信号不能中断，并且频率也不能改变，即使在 相同的范围内（参见 4.2.2 范围定义以及 6.2.3 频率变更流程）。 RCLK 的频率低于最低数据速率。因此，Device 应该在内部产生高频时钟或多相位时钟 （multi-phase clock）以用于采样高速数据。RCLK 的频率在 26MHz 到 52MHz 的范围内； 数据速率为 390Mbps 到 1.56Gbps 每通道（参见 4.2.2）。 对于卡，RCLK 通过原有 SD 接口的 DAT0 和 DAT1 信号线传送进来，因此，RCLK 不用额 外的引脚。卡的 RCLK 接收器应该能适应 DC 0V-3.6V 的单端电压。 出于省电目的，当没有数据传输时，每个通道应分别进入 EIDL 状态，或者包括 RCLK 在内的所 有通道同时进入 EIDL 状态，也就是 Dormant 状态。在这种状态和模式下，每个 D0，D1 通道的振幅 检测器被激活来监视通道电压并发出唤醒通知。在检测到唤醒通知后，检测器会激活各自端口的 PHY 电路。 4.2.2 数据速率（数据速率（Data Rate）范围定义）范围定义 在 UHS-II 中，RCLK 频率在 26MHz 到 52MHz 范围内，数据速率在 390Mbps 到 1.56Gbps 每通道 的范围内。如表 4-1 所示，为了便于 PLL 设计，这个范围被分为 2 部分。在断电后 UHS-II 接口的初 始化应该操作在范围 A。 Device PLL 的收集时间（acquisition time）应 最多为 2ms，但仅针对上电后第一个 PLL 收集时间， Host 和 Device 的 PLL 应该在 100ms 内结束 locking。 4.2.3 电源连接电源连接 UHS-II 接口需要两个电源，VDD1 和 VDD2，以便由 Host 向 Device 供电。 VDD1 用于向原有 SD 接口，逻辑和 Device 中的存储设备供电。 VDD2 用于向 UHS-II 接口供电包括 PHY 以及上层逻辑。 GND 是所有设备和电路共用的。GND 也被用于 UHS-II 信号水平的参考，因此建议在 Host 和 Device 的设计中降低 DC 变化和 AC 噪声。 章节 4.2.4 到 4.2.7 在本规范中是空白的。 4.3 电气规范电气规范 章节 4.3.1 到 4.3.2 在本规范中是空白的。 4.3.3 Eye-mask 模板模板 Eye-mask 模板是差分信号的电压和抖动（jitter）限制的图形化表述。UHS-II 的 Eye-mask 如图 4- 6 所示。 对 Host 和 Device 的发射器，当发送差分信号时，在任何时候，除了 EIDL 状态，差分信号包括 上冲/下冲（over/under-shoot）应保持在图 4-6 所示 Eys-mask（Tx）的白色区域。 对 Host 和 Device 的接收器，如图 4-6（Rx）所示，当接收到 eye-opening 的差分信号时，接收 器应正确接收。 图 4-6 所示的 eye-mask 参见标测试量条件和 BER 1E-12 下的测试方法。标准测试条件在 PHY 测 试指导文档中描述。 注意：理想环境下，Host 和 Device 是单独测试的，但在实际系统中，Host 和 Device 是连接在 一起的，这种连接会导致相互影响。 4.3.4 抖动（抖动（jitter） Eye-opening 和总的抖动之间的关系由 eye-opening=1UI-TJ定义。抖动越大，eye-opening 越低。 因此，为了保证 Host 和 Device 之间的互联，抖动规范应被用于每一个差分通道：RCLK，D0，D1。 总抖动 TJ由 2 部分组成：确定性峰对峰抖动（deterministic peak to peak jitter）DJ和随机均方根 抖动（random root mean square jitter）RRJ-rms。 总抖动 TJ由以下公式计算： Q 因子和 Bit error rate(BER)有关。在 UHS-II 中，当 Q 为 14.1 时，PHY 的 BER 性能应达到 10-12。 DJ包含两个元素，一个是由 ISI 引起的确定性抖动 DJ (ISI)，另一个是正弦抖动 SJ。 Test pattern,jitter element budgeting 和抖动注入方法在 UHS-II PHY 测试指导文档中描述。 4.3.5 回波损耗（回波损耗（return loss） 传输线组件之间的阻抗失配和失衡会引起信号反射。而信号反射会造成信号完整性和 EMI 的退 化。 回波损耗限制（差分回波损耗，共模回波损耗，共模-差分回波损耗）定义在 UHS-II 规范中，用 于保持信号完整性和减轻 EMI。 发射器和接收器都应遵循回波损耗规范。当支持 2L-HD 模式时，每个端口都是双向的，因此回 波损耗规范应分别用于发射器和接收器。 回波损耗定义为反射能量对入射能量的比例，使用测试设备测量（参见附录 C）。测试设备的 特征阻抗（平均差分阻抗和共模阻抗）是回波损耗测量的参考值。回波损耗测量时，测试设备应执 行 De-embedding。 具体测量方法在 UHS-II PHY 测试指导中描述。 4.3.5 接下来的部分是空白的。 章节 4.3.6 到 4.3.7 在本文档中是空白的。 章节 4.4 到 4.5 在本文档中是空白的。 4.6 loopback 模式模式 Device 和 Host 中的 PHY 模块应具有 lookback path，这是可测试性的需求。Loopbach path 也用 于 Device 中，用来在环形拓扑中 bypass 数据。在 FD 模式中，loopback path 使用和 Tx/Rx 通道相同 的时钟，用于 forward loopback 和 backward loopback。 Loopback 可以将通道的串行输入端接收到的数据在 recovery 之后从另一个通道的串行输出端发 送出去。一个 loopback 操作，是通过发射器模块中的 10 位专用多路选择器，从接收器路径中 de- serializer 的输出，到发射器路径中 serializer 的输入，来完成的。Loopback 可以使用任何 symbols， 包括非法的 10b/8b 解码 pattern 来测试 PHY。 通常条件下，Host PHY 中的 loopback path 是从 D1 的接收器到 D0 的发射器，如图 4-15。这个 path 称为“forward loopback”。为了测试其他方向，如 2L-HD 模式下，测试作为接收器的 D0 和作 为发射器的 D1，需要 backward loopback，如图 4-16 所示。 在正常条件下，Device PHY 中的 loopback path 是从 D0 的接收器到 D1 的发射器，如图 4-17。这 个 path 称为“forward loopback”。为了测试其他方向，如 2L-HD 模式下，测试作为接收器的 D1 和 作为发射器的 D0，需要 backward loopback，如图 4-18 所示。 在正常操作中，loopback 模式由链路层控制，而在测试模式下，loopback 可以被 PHY 内部控制。 每个 PHY 制造商都可以定义额外的 loopback 模式，但这个不是标准的强制要求。 4.7 PHY 测试模式测试模式 对 UHS-II PHY 的 Compliance test，定义了 Re-Sync 状态和以下方法，以便将 PHY 配置为确定的测 试条件。 在 PHY 测试模式中，Dormant 状态和 Re-Sync 状态被用来改变 PLL multiplier。 PHY 测试模式中使用的 Dormant 状态和 UHS-II 正常操作中的 Dormant 状态相同，该状态用于带 有振幅检测器的 Rx（比如 Device D0.Rx），因此在 PHY 测试模式的 Dormant 状态中，除了振幅检测 器外，所有 PHY 电路都被断电。当退出 Dormant 状态时，振幅监测器被用来监测 STB.L。 Re-Sync 状态用于不带振幅检测器的 Rx（比如 Device D1.Rx）。在 Re-Sync 状态中 PHY 电路保持 上电（除了当改变 multiplier 时的 PLL），因为不带振幅检测器的 Rx 可以从测试设备接收 symbol。 Dormant 状态和 Re-Sync 状态的区别是 PHY 是否被断电或仍被供电。退出 Dormant 状态和 Re- Sync 状态使用相同的 sequences（参见图 4-19）。当退出这两个状态时，CDR 重新同步。 测试模式中需要配置的项目如下： Disconnect 和 normal(Non-Disconnect)模式 -Disconncet 模式模式： Device 和 Host 对任何输入保持当前测试模式。 也就是说 Device 和 Host 不会进入 Dormant 状态，即使 Device/Host 和测试设备之间的连接 发生变化。可以通过电源周期，或者使用“Sequence to Set Test Mode”跳转到 Normal 模式， 来退出 Disconnect 模式。 -Normal 模式模式： 该模式可以进入 Dormant 状态。这个模式可用于多测试条目的自动执行。 Loop Back 方向 -Forward loopback： 所有 Device 和 Host 的默认 loopback 方向。 -Backward loopback： 可以支持 2L-HD 的 Device 和 Host 支持 backward loopback。 Loopback 模式的详细定义参见 4.6 loopback 模式。 注意：注意： 1. 为了进入 backward loopback 测试模式，设置测试模式的 sequence 应被用于 Device D0 Rx 和 Host D1 Rx（参见图 4-19）。 2. 为了从 backward loopback 测试模式进入 forward loopback 测试模式，设置测试模式的 sequence 应被用于 Device D1 Rx 和 Host D0 Rx（参见图 4-19）。 3. Dormant 状态应被用于 Device D0 Rx（Forward Loopback）以测试振幅监测器。 4. 使用 Dormant 还是 Re-Sync 状态取决于振幅检测器的连接，尤其是在 Device D1 Rx （Backward Loopback），Host D0 Rx（Backward Loopback），以及 Host D1 Rx（Forward Loopback）。 5. 在 loopback 方向转换时，可能有少量损坏的 symbol 会替代期望的 COM+SYN symbol 被 Device 和 Host 传送。 PLL Multiplier factor PLL Multiplier factor 可以不通过设置配置寄存器而直接用进入测试模式的方法来设置。改变 PLL Multiplier 只有当退出 Dormant 或 Re-Sync 状态时才起作用。 未来测试模式的扩展 额外的制造商自己的测试模式规范可以被定义。 4.7.1 PHY 测试模式中使用的测试模式中使用的 sequences 图 4-19 显示了 PHY 测试模式中使用的 sequences。测试模式的配置是通过在一个名为“TEST- MODE”（由 COM(K28.5) + K-code(K30.7) + TMD1 + TMD2 构成，如图 4-19）的 symbol 中设置 TMD1 和 TMD2 来完成。为避免进入测试模式错误，TEST-MODE symbol 被连续发送 4 次。 4.7.2 TMD1 和和 TMD2 的定义的定义 TMD1 和 TMD2 的结构定义如下以及图 4-20。Device 在 PHY 测试模式期间维持 TMD1 和 TMD2 的设置直到 Host 改变了 TMD1 和 TMD2 的设置，即使经过 Dormant 或 Re-Sync 模式。 4.7.2.1 TMD1 TMD1 用于配置 Main mode 和 Sub mode。 高 4-bit 用于配置 Main mode： 0h：为 Loop Back 测试模式分配 Fh：为制造商定义的测试模式（制造商可以定义 TMD1 和 TMD2 用来控制制造商自定义的 测试模式）分配 低 4-bit 用于配置 Sub mode： “Timing”(Sub mode 00) ：当 Sub-Mode 03-01 有效时用来决定 timing。 “Disconnect” (Sub mode 01)：决定是 Disconnect mode 还是 Normal(Non-Disconnect mode)。 4.7.2.2 TMD2 TMD2 由每一个 Main mode 确定。 “Loop Back 方向方向”(07)：决定是 Forward Loopback 还是 Backward Loopback。当该位改变时， Loopback 方向立即改变。 每次 Loopback 方向改变时，D0 和 D1 都首先被设为输入，以重新连接测试设备。 在测试设备重新连接到 Device/Host 之后： -当 Device 在 D1 上检测到 SYN，D0 作为输出被使能，之后 Loopback 方向的改变 完成。 -当 Host 在 D0 上检测到 SYN，D1 作为输出被使能，之后 Loopback 方向的改变完 成。 -当 Device 在 D0 上检测到 SYN，D1 作为输出被使能，之后 Loopback 方向的改变 完成。 -当 Host 在 D1 上检测到 SYN，D0 作为输出被使能，之后 Loopback 方向的改变完 成。 “SSCE”(06)：如果 Host 支持 SSC，则用来控制 Host SSC 的开关。该位对 Device 无效。 “PLL Multiplier factor”(02-00)：决定 PLL Multiplier(X10 或 X30)。PLL Multiplier 在退出 Dormant 或 Re-Sync 状态之后真正改变。 4.7.3 测试模式测试模式 进入每种测试模式的参数定义如下。进入每种测试模式的 sequence 如图 4-21 和图 4-22 所示。 TMD1 模式模式： 00h：Normal Mode At Once Sub mode 03-01(Normal Mode)中的设置立即生效。 在进入一个测试模式之后，也可以返回 Dormant 状态。 01h：Normal Mode Through Dormant State Sub mode 03-01(Normal Mode)中的设置在退出 Dormant 状态时生效。 在进入一个测试模式之后，也可以返回 Dormant 状态。 02h：Disconnect Mode At Once Sub mode 03-01(Disconnect Mode)中的设置立即生效。 在进入一个测试模式之后，Device 不能进入 Dormant 状态。 03h：Disconnect Mode Through Dormant Mode Sub mode 03-01(Disconnect Mode)中的设置在退出 Dormant 状态时生效。 在进入一个测试模式之后，Device 不能进入 Dormant 状态。 TMD2 模式：模式： PLL Multiplier（bit 02-00） 000b：x15 001b：x30 010b-111b：保留 这些字段的改变在退出 Dormant 或 Re-Sync 状态时生效。时钟频率仅可在 Dormant 或 Re- Sync 状态期间改变。 Loop Back 方向（bit07） 0b：Forward Loop Back(从 D0.Rx 到 D1.Tx) 1b：Backward Loop Back(从 D1.Rx 到 D0.Tx) 当这些位改变时，D0 和 D1 被立即设置为输入模式。 4.7.4 Procedure 的一个例子的一个例子 进入测试模式的一个例子如图 4-23。这个过程是在 PLL Multiplier 为 x30 条件下的 Backward Loopback 测试。 4.7.5 Host 的测试模式的测试模式 Host 应该有一个“Slave Mode”，在 Host PHY 测试时应进入这个模式。Slave mode 对应一个 Device 的 Dormant 状态。进入 Slave mode 的方法取决于 Host。图 4-24 展示了 Host PHY 测试的状态。 在 Slave Mode， Host 监测 D1 来检测进入测试模式的 sequence Host 连续提供 RCLK，频率为 Host 自己选择的任何频率 默认情况，当进入 Slave Mode 时 disable SSC 当从 Slave Mode 进入 PHY 测试模式， PLL Multiplier 可以被 TMD2 改变 Backward Loopback 模式可以被 TMD2 选择 SSC 使能可以被 TMD2 改变 在 Slave Mode 和 PHY 测试模式时，测试设备可以被连接到 Host。 以下是为 Host 推荐的： 当检测到进入测试模式的 sequence 时，应 disable 所有的 timeout 监测器。 章节 4 接下来的部分在本文档中是空白的。 5链路层规范链路层规范 5.1 链路层概览链路层概览 图 5-1 是链路层的概览。 链路层用于控制数据流，管理链路层和 PHY。链路层的主要特征如下： PHY 初始化的控制初始化的控制 数据完整性数据完整性：SOP 和 EOP 的组帧，CRC 的产生和校验 流控制流控制：固定的窗口流控制仅用于数据包的传输 方向控制方向控制：FD 模式和 2L-HD 模式之间的双工模式切换 电源管理电源管理（PM）： 通道层的省电状态（EIDL：Electrical Idle） 链路层的省电状态（Dormant） PHY 和链路层的和链路层的错误处理错误处理 Packet bypassing 5.2 链路层协议链路层协议 5.2.1 协议概览协议概览 链路层产生 Link Symbol Set（LSS）来控制 PHY(同步，方向控制等)，UHS-II 包的组帧（参见 3.4.1）。当链路层接收上层（CM-TRAN）发出的包时，会为每个包产生 CRC，之后包和 CRC 以及 SOP，EOP LSS 一起完成组帧。组帧后的 UHS-II 包通过 PHY 层的 UHS-II 总线发送出去。原始包和 CRC 的每个 byte 在 PHY 层进行 8b/10b 编码（D）。参见第 4 章 8b/10b 编码。 5.2.2 Link Symbol