四通道数字示波器数据处理与显示模块软件设计.pdf

Abstract I 摘 要 本论文课题为 2GSPS 四通道数字存储示波器项目，本文讨论了该系统部分软 件模块的设计与实现。 四通道数字存储示波器是以嵌入式数字处理器（ADSP-BF531）为核心，采用 DSP+FPGA 架构。软件部分是在 ADSP-BF531 的 Visual DSP+ 5.0 集成开发环境 中进行开发的。 论文包括的具体模块内容如下。 显示模块。此模块中主要讨论了液晶屏的 PPI 驱动方式的原理与实现；图形 化界面的整体设计布局，字符及菜单的显示方法；波形的多种显示方式。 数据处理模块。此模块中主要讨论了多种对波形数据做进一步处理的方式。 包括输入信号的二元数学运算、FFT 运算和滤波功能，输入信号的通过/失败测试 以及波形的录制和回放。 配置与状态记忆模块。在本示波器中，配置与状态记忆模块采用 I2C 存储器 件存储示波器的基本状态参数和菜单状态。本模块中主要讨论了 I2C 芯片的硬件 及软件设计方法及其在整机中的应用。 双时基。双时基是一种新的波形采集及显示方法。在两个不同的时基档采集 同一个信号数据并同时显示。这种方式可以令用户更好地观察波形的细节。本模 块中阐述了双时基的实现原理及在示波器中的具体应用。 关键词关键词：四通道，数字存储示波器，显示，数据处理，存储 Abstract II Abstract We do a research on the project of 2GSPS Four-Channel DSO. The main content is the design and implement of some parts of software modules in this project. The Four-Channel Digital Storage Oscilloscope is designed basing on the core of embedded digital processor (ADSP-BF531), the framework of DSP and FPGA, and the software of which is developed in the Visual DSP+ 5.0 IDDE of ADSP-BF531. Following are the details of these modules. Display module: This module includes the principle and implementation of PPI driving; the design layout of graphic interface; the display modes of characters, menu and waveforms. Data processing module: This module includes many processing modes of waveform data. They are mathematical operation, pass/fail test and recording and replaying of the waveforms. Configuration and status memory module: This module uses I2C storage device to keep the basic status parameters of oscilloscope and the menu status. In this module, we mainly discuss the software and hardware design method of the I2C chip and the application in the oscilloscope. Dual-timebases: Dual-timebases is a new method of sampling and display of waveforms. The oscilloscope sample one waveform in two different timebases while displaying it in two different windows. This way can make users observe the details of the waveforms better. In this module, we will expatiate the implementation principle of dual-timebases and the application in the oscilloscope. . Key words: Four-Channel, Digital Storage Oscilloscope, Display, Data Processing, Storage 目录 III 目录 第一章 前言 . 1 1.1 数字存储示波器概述 . 1 1.2 国内外数字存储示波器的发展概况 . 2 1.3 本文研究内容 . 3 1.3.1 主要性能指标 . 3 1.3.2 设计任务 . 4 第二章 四通道数字存储示波器总体设计 . 6 2.1 系统总体结构 . 6 2.2 系统总体软件设计 . 7 2.2.1 软件系统的模块划分 . 7 2.2.2 软件总体流程 . 9 2.3 软件开发平台 . 10 2.3.1 ADSP-BF531 数字处理器介绍 . 11 2.3.1.1 ADSP-BF531 数字处理器存储器结构 . 11 2.3.1.2 ADSP-BF531 数字处理器外设 . 13 2.3.2 VISUAL DSP+软件编程环境 . 13 第三章 人机交互界面设计 . 15 3.1 PPI 驱动 . 15 3.1.1 PPI 驱动的原理 . 15 3.1.2 PPI 驱动的软件实现 . 17 3.1.2.1 PPI 的设置 . 17 3.1.2.2 DMA 的设置 . 18 3.1.2.3 Timer 的设置 . 21 3.1.2.4 显示存储空间的设置 . 22 3.2 图形化界面 . 23 3.2.1 界面整体设计及布局 . 24 3.2.2 字符显示方法及多语言显示方法 . 26 3.2.2.1 语言编码原理 . 26 目录 IV 3.2.2.2 字符编码设计 . 26 3.2.2.3 字库设计、实现 . 28 3.2.3 界面菜单设计 . 29 3.2.3.1 菜单的多级结构 . 30 3.2.3.2 菜单项的生成和装载 . 31 3.2.3.3 菜单的显示和控制 . 32 3.2.4 帮助功能及提示信息功能 . 32 3.3 波形显示 . 34 3.3.1 点显示 . 35 3.3.2 矢量显示 . 36 3.3.3 波形的余辉显示 . 38 第四章 数据处理模块设计 . 40 4.1 数学运算 . 40 4.1.1 二元运算 . 40 4.1.2 FFT . 42 4.1.3 数字滤波 . 44 4.1.3.1 数字滤波器的原理 . 44 4.1.3.2 数字滤波器的具体实现 . 45 4.2 通过失败测试 . 47 4.2.1 误差带的创建 . 47 4.2.2 测试方法 . 49 4.3 波形录制与回放 . 50 4.3.1 波形的录制 . 50 4.3.2 波形的回放 . 52 第五章 配置与状态记忆模块设计 . 54 5.1 I2C 总线规范概述 . 54 5.2 配置与状态记忆模块硬件设计 . 56 5.2.1 I2C 存储器件选择 . 56 5.2.2 电路设计 . 57 5.3 配置与状态记忆模块软件设计 . 57 5.3.1 I2C 总线接口时序设计 . 57 5.3.2 FM24CL04 地址 . 59 目录 V 5.3.3 读写 FM24CL04 程序设计 . 59 5.4 配置与状态记忆模块在整机中的应用 . 60 第六章 双时基功能原理与实现 . 62 6.1 双时基功能的原理 . 62 6.2 双时基功能在数字存储示波器中的实现 . 63 6.2.1 双时基在 DSO 中的实现 . 63 6.2.2 双时基的应用 . 64 第七章 结束语 . 68 致 谢 . 错误错误!未定义书签。未定义书签。 参考文献 . 70 个人简历及研究成果 . 错误错误!未未定义书签。定义书签。 第一章 前言 1 第一章 前言 本章主要介绍了数字存储示波器的基本原理和与传统的模拟示波器相比较突 出的优点；国内外的数字存储示波器的发展状况；本文有关数字存储示波器的研 究内容，包括要实现的性能指标和具体的设计任务。 1.1 数字存储示波器概述 数字存储示波器（Digital Storage Oscilloscope，简称为 DSO）是 20 世纪 70 年代初发展起来的一种新型示波器。与模拟记忆示波器不同，数字存储示波器不 是一种模拟信号的存储，也不将波形存储在示波管内的存储栅网上，而是将捕捉 到的波形通过 A/D 转换进行数字化，而后存入示波管外的数字存储器中。它可以 方便地实现对模拟信号进行长期存储并利用机内微处理器系统对存储的信号作进 一步的处理，例如对被测波形的频率、幅值、前后沿时间、平均值等参数的自动 测量以及多种复杂的处理。数字存储示波器的出现使传统示波器的功能发生了重 大变革。按目前数字示波器（DO）的发展，有数字实时取样示波器和数字等效取 样示波器。从发展趋势来看，数字示波器最终将取代模拟示波器。液晶显示示波 器和高分辨率彩色显示数字示波器将是示波器发展的两大主要趋势。 数字存储示波器的随机存储器 RAM 按功用可分为信号数据存储器、参考波 形存储器、测量数据存储器和显示缓冲存储器 4 种。信号数据存储器存放模拟信 号取样数据；参考波形存储器存放参考波形的数据，它采用电池供电，或采用非 易失性存储器，故可以长期保存数据；测量数据存储器存放测量和计算的中间数 据和计算结果，和一般微机化仪器的随机存储器作用基本相同；显示缓冲存储器 存放欲显示的数据、显示屏上显示的全部信息均由显示缓冲存储器直接提供。 由于数字存储示波器可以对被测信号存储， 波形的采集和显示可以分开进行， 与宽带示波器相比，采集速度与显示速度可以不相同，因此，采集速度很高的数 字存储示波器对其显示的速度要求不高。 数字存储示波器的显示方式灵活多样，具有基本显示、视窗显示、滚动显示 和 X-Y 显示等，可适应不同情况下波形观测的需要1。 因为数字电子技术的引入，与传统的模拟示波器相比，数字存储示波器有着 电子科技大学硕士学位论文 2 非常突出的特点： 1. 可以观测周期的、非周期的、单次的和超低频的信号。 对于单次脉冲以及低频有重复频率的信号的测量非常方便，在观察缓慢信号 时没有闪烁现象。 2. 有丰富的触发功能。 具有先进的触发功能是数字示波器最大的优点，这个功能使示波器的应用更 加得心应手。值得一提的是数字存储示波器的预触发功能，它克服了传统示波器 只能观测触发点以后波形的缺点，对于分析故障产生的原因特别有利。 3. 使用简单。 大部分的数字示波器都具有自动测量功能，使用者可以对多种参数进行自动 测量。除此之外，还可以将前面板设置情况存入断电不丢失的存储器中，每次开 机时仍保留上次关机时的设置，大大简化了操作过程。 4. 多种灵活的显示方式 数字存储示波器有滚动显示和存储显示等多种显示方式。滚动显示是指示波 器屏幕上的波形可以连续不断地从屏幕右边进入再从屏幕左边移出，可以观测到 波形的全貌。存储显示是指在稳定不闪烁地显示所有存储的瞬变信号的同时，还 可以扩展移动所显示的波形。 5. 便于波形数据分析处理 数字存储示波器带有微处理器，可以编程、进行自动程控操作，同时还可以 对信号进行信息处理。也可以方便地通过通讯接口将信号送到打印机或送到计算 机，进行更复杂的数据运算、分析和处理2。 1.2 国内外数字存储示波器的发展概况 数字示波器自上个世纪七十年代诞生以来，其应用越来越广泛，已成为测试 工程师必备的工具之一。八十年代以来，示波器进入了数字化、智能化的发展阶 段。“带宽”不断提高，目前已达到几十个 GHz 的水平。数字智能化示波器具有 更好的存储功能，能够实现自动化测量；具有对数据进行各种统计分析，函数分 析的功能；有的高档示波器直接工作在 Windows 平台上，与计算机合为一体，操 作更为简便，功能更强大。总之，数字技术和计算机技术在示波器上的应用，使 得示波器面貌日新月异，进入崭新的发展阶段3。 数字示波器市场最大的三个生产厂家为美国安捷伦科技、美国泰克和美国力 第一章 前言 3 科公司，国内厂家则以中国普源精电为主。 泰克公司目前推出了 DPO70000B 数字荧光示波器， 该款示波器拥有目前示波 器行业中最高的带宽和最优的抖动底噪，并且新推出的 B 型号现在还提供极佳的 垂直噪声性能、平坦的频响和业内最佳的有效比特位。 普源精电近期推出了四通道示波器，该产品带宽最高可达 200MHz，实时采 样率为 2GSa/S；拥有边沿，视频，脉宽，交替、码型触发等多种高级触发功能， 可以快速稳定多种信号；拥有双 USB Host 、USB Device、LAN 等多种接口，方 便文件保存和系统集成。5.7 英寸 QVGA（320240）64K 色 LED 背光 TFT 彩 色液晶屏，亮度高、色彩逼真；同时支持 U 盘存储、支持 PictBridge 打印机4。 在示波器的前面板显示方面，在 90 年代显像管是主流，但现状是液晶、PDP 等大画面的平板显示器正在快速取代它。在几年前，国内的示波器厂商还是以生 产黑白液晶显示的示波器为主，但近几年已经朝着像素更高，面积更大的大屏幕 显示示波器发展。在国外，大屏幕的示波器已经被广泛使用了。由于示波器的带 宽越来越宽，采样率越来越高，信号精度变大了，所以只有使用大液晶屏才能更 清晰地观察信号细节。 由于目前的示波器基本上都属于嵌入式系统，其中包含了微处理器、微控制 器，在其上可以方便、快速地进行数据的分析和运算。所以示波器上的数学运算 功能从最初的简单加减法已经发展到可以进行傅里叶比变换、数字滤波等高级数 学功能，方便了用户对数据进行分析。 随着近几年来电子技术取得突破性的发展，全世界数字示波器市场进一步扩 大，而作为在世界经济发展中扮演重要角色的中国，飞速发展的电子产业也催生 了更庞大的数字示波器需求市场。面对如此庞大的市场，世界以及中国本土示波 器制造商一方面增强中国市场的进军力度，另一方面也紧贴市场的需求，最大程 度的满足用户的实际使用需求。目前新的技术应用越来越多，测试要求也越来越 高，谁能不断满足用户不断变化的测试需求，谁就能赢得市场5。 1.3 本文研究内容 1.3.1 主要性能指标 本课题设计的数字存储示波器为四通道，单通道带宽为 200MHz，最大存储 深度为 8KByte。本款示波器的主要功能有自动设置功能，数学运算功能，光标与 电子科技大学硕士学位论文 4 自动测量功能，波形设置存储功能，峰值检测功能等，并设计了多语言界面便于 用户操作。主要技术指标和功能如下所述。 垂直分辨率： 8bits； 带宽： 200MHz； 垂直灵敏度范围： （1 输入阻抗）5mV/div5V/div（1-2-5 步进）(在输 入 BNC 处)； 扫描范围： 5ns/div 20ns/div（随机或插值） ； 50ns/div20ms/div（实时（非 SCAN） ） ； 50ms/div50s/div （SCAN） ； 最高采样率： 单通道 2GSa/s 、双通道 1GSa/s，四通道可以看作 2 个双 通道； 存储深度： 最高采样率下的最大存储深度：不小于 6KByte/每通道； 触发特性： 触发方式有自动，正常，和单次， 有多种触发源， 具有 预触发功能； ACQUIRE 方式： 有正常采样、峰值检测、平均和包络四种采样方式； 存储回调功能： 在存储菜单中可以选择将屏幕上显示的波形或当前参数 存储起来到某一内存区域； 在回调菜单中可以选择将存储 介质中保存的波形或参数回调出来显示到屏幕上。 1.3.2 设计任务 本文所讨论的是四通道数字存储示波器的软件模块的设计及实现。示波器的 软件模块主要有以下几个：数据采集触发模块、数据处理模块、测量模块、显示 模块、存储模块等。 本文主要介绍以下几个模块的设计方法： 显示模块：本示波器采用 LCD 显示屏显示，所以首先讨论了液晶屏的驱动方 式以及显存的存取方式，随后为图形化界面，包括字符和菜单的显示，最后为波 形的多种显示方式。 数据处理模块：主要提供了对波形数据的多种进一步处理的方式。包括输入 信号的二元数学运算、FFT 运算和滤波功能，输入信号的通过/失败测试以及波形 的录制和回放。 存储模块：在本示波器中有 Flash、USB 和 I2C 等多种数据存储方式，本文主 第一章 前言 5 要介绍了 I2C 存储方式的设计方法。 文章最后，还讨论了双时基功能的设计方法。双时基是一种新的波形采集及 显示方法。在两个不同的时基档位下采集同一个信号数据并同时显示。这种方式 可以令用户更好地观察波形的细节。 对于软件设计来说，算法是最重要的环节，计算机求解一个工程问题的计算 速度与精度不仅仅与计算机的设备水平有关，更取决于求解该问题的算法技术水 平的高低。所以本文在讨论设计方法时，对于实现算法的介绍占了很大的篇幅。 只有有了一个好的算法，才能更快速、精确、稳定地实现各个功能。 示波器的软件是基于硬件设计基础之上的，而不是纯粹的上位机软件，所以 某些模块， 某些功能的设计方法要包括硬件设备的驱动方法， 协议的实现方法等。 在设计方法的实现上， 在每个模块内部均利用 C+中类的思想-面向对象， 使 用 C 语言的结构体和函数指针来进行封装，然后由编程人员向外界提供统一的接 口，屏蔽掉外界对数据的访问，以便其他程序员调用。这样整个程序的功能一目 了然， 大大方便了以后的修改和移植。 且模块控制程序之间应具有相当的独立性， 以确保以后增加或删减模块功能时对 DSP 主控制器的程序改动降为最小。 程序基本上是在 DSP 的 IDE 中使用 C 语言来实现每个软件模块的， 底层驱动 由于需要快速的执行速度，而且逻辑较简单，所以采用 C 加汇编的方式。 软件代码不仅仅是只要实现具体功能就行了，还要有可维护性，所以在编写 代码时，要注意代码的可读性，使以后进行代码维护的人可以更好地理解和修改 程序。 最后开发以及测试人员对整个软件系统进行测试，并不断对代码进行优化， 使本数字存储示波器满足性能指标要求。 电子科技大学硕士学位论文 6 第二章 四通道数字存储示波器总体设计 本章主要介绍了四通道数字存储示波器的系统总体硬件结构和总体软件设计 流程。软件设计是基于硬件平台的，只有有了硬件的支持，软件程序才能有发挥 的空间。同样，软件结构的合理和优化可以使硬件发挥更大的作用。软件总体流 程分为初始化和循环体两个部分。示波器上电后先经过初始化，然后就进入了循 环中，检测用户是否按了按键，若按键的话，就根据程序改变当前的状态。程序 设计语言主要采用 C 语言，底层驱动程序采用了 C 加汇编。主要采用了面向对象 的方式来实现代码的可读性和可移植性，对软件的调试和升级都有很大帮助。最 后，介绍了软件开发平台。本文的软件程序是在 ADSP-BF531 嵌入式数字处理器 上，在 ADI 公司的 Visual DSP+ 5.0 集成开发环境中进行开发的。 2.1 系统总体结构 模 拟 通 道 AD 数据接收缓存、工作模 式控制模块 DSP FLASH SDRAM I2C 模 拟 通 道 AD 键盘 LCD CH1 CH4 CH3 CH2 外触发信号 触发通道 信号控制命令数据线地址线 图 2-1 系统总体硬件框图 第二章 四通道数字存储示波器总体设计 7 图 2-1 所示为系统总体结构框图。2GSPS 四通道数字存储示波器系统设计采 用了 FPGA+DSP 结构。FPGA 主要用于数据的接收缓存，以及工作模式的控制。 DSP 强大的数据处理功能决定了它在数据处理系统核心的地位。它不仅要控制 FPGA 和处理从 FPGA 获得的数据，和 FPGA 共同实现采集、触发等功能，还要 控制一系列存储芯片，包括 SDRAM，FLASH，I2C 存储器，从这些存储器中读 写数据，此外，DSP 还要用 PPI 口驱动液晶，完成对液晶显示的控制。 四通道数字存储示波器的输入对应 4 路模拟信号，在 4 路信号分别进行通道 调理后，通道 1 和 2 进入 AD1，通道 3 和 4 进入 AD2，分别将模拟信号转变成数 字信号，进行信号采集。触发信号不进入 AD，而是进入触发通道，产生方波， 送入FPGA中。 采集到的数字信号送入FPGA的FIFO中进行缓存， 然后经过FPGA 和 DSP 分别进行处理后存入 SDRAM 中， 信号中需要显示的部分通过 PPI 接口送 到 LCD 显示。存储介质还有 Flash 和 I2C。Flash 是非易失性存储器，可以重复进 行读/写，在本设计中，Flash 主要存储的是主程序代码、字库、开机画面和用户 需要保存的波形、设置等，当用户需要时就从 Flash 中读取到 DSP 中进行处理。 I2C 存储器件为 4K 位的非易失性铁电随机存储器， 主要用于存储示波器的主要设 置信息和菜单信息。 如上所述为示波器的工作流程，从中可以看出，以下四个部分为 2GSPS 四通 道数字存储示波器的核心： 1四通道模拟信号的高速采集过程。 2对采集信号的缓存和预处理。这是由 FPGA 来实现的。 3DSP 对原始采集数据、显示数据、扩展数据的处理。 4DSP 对数据的存储及显示的实现。 实现以上四个功能的硬件设计还不足以完全实现整个数字存储示波器的设计 工作，还需要一套相适应的软件与之配合工作。 2.2 系统总体软件设计 2.2.1 软件系统的模块划分 本文介绍的四通道数字存储示波器由于功能强大， 所以软件内容也非常庞大。 为了更有效地实现示波器的各个功能，软件进行了模块的划分。每个模块负责不 同的功能，然后通过在主程序中调用每个模块的接口函数将整个系统综合起来。 电子科技大学硕士学位论文 8 一般来说，包括以下几个模块： 初始化模块、底层硬件驱动模块、垂直偏转系统 模块、数据采集模块、水平系统模块、触发系统模块、存储模块、显示模块、数 据处理模块、测量模块等。下面分别介绍这些模块。 初始化模块 DSP 中的程序在系统上电后需要进行一系列的初始化。如硬件的初始化，显 示启动界面，软件的初始化，从 FLASH 芯片里面读出字库、通道校正数据、开 机画面，从 I2C 存储器件中读出上次关机时的设置等等，具体初始化的步骤如图 2-2 所示。 硬件部件 初始化 显示启动 界面 DSP寄存器 初始化 初始化 FLASH SDRAM 初始化 初始化配置 与菜单状态 回调通道校 准数据 进入循环体 结束 开始 图 2-2 软件初始化流程 底层硬件驱动模块 实现实时时钟、频率计的硬件设计；初始化 BF531 的 UART、GPIO、PPI、 内核时钟、中断等；初始化 SDRAM、A/D 和 D/A。 垂直偏转系统模块 垂直系统的硬件控制；垂直系统硬件电压调整；获取垂直通道单位；垂直偏 转调节方式；获取垂直通道偏转值；获取垂直通道放大倍数；显示垂直系统状态； 实时存储垂直系统状态等。 数据采集模块 初始化采集系统； 初始化 FIFO 以及在 500MSPS、 1GSPS 和 2GSPS 下从 FIFO 中读取数据的方式；数据抽取和插值的方式；各种采集方式的处理；保存、更新 第二章 四通道数字存储示波器总体设计 9 采集系统状态。 水平系统模块 获取水平时基和触发深度；控制水平系统；显示水平系统状态；实时存储水 平系统状态。 触发系统模块 获取触发电平；控制触发系统；显示触发系统状态；实时存储触发系统状态； 触发系统硬件控制；触发系统硬件电压调整。 存储模块 示波器中用到的存储方式有 Flash、I2C、 USB 等存储方式。Flash 中主要存 储厂家设置、波形、设置、系统信息和字库等。I2C 中主要存储示波器的系统配 置信息和菜单状态信息。USB 可以存储波形、设置和位图。 显示模块 界面的整体布局，菜单和字库。此模块在第三章会详细介绍。 数据处理模块 数学运算、通过失败测试和波形录制回放。此模块在第四章会详细介绍。 测量模块 自动测量和手动测量，手动测量即光标测量。自动测量可以测量多达 27 个参 数，并配有形象的指示图。 2.2.2 软件总体流程 DSP 软件程序在开机初始化以后，就进入了循环体。在循环体中，系统不停 查询按键是否按下。用户按下示波器按键即产生中断，随后中断服务程序会将键 码传递到主程序中，主程序接收到键码后，便会根据键码更改示波器的状态。 FPGA 程序会根据示波器目前的设置参数对数据进行采集，将采集到的波形数据 送入原始数据缓冲区。若用户选择了参考波形，采集到的波形数据和存储介质中 的波形数据将一起被送入原始数据缓冲区。若需要进行数学运算，则再将通道和 存储介质中的原始波形数据进行数学运算，放入数学缓冲区。然后进行抽点和时 域处理，将处理好的波形数据送入显示缓冲区显示。此时还可以通过光标和参数 测量等功能对数据进行分析，更加深入地了解信号的各种信息。在一次循环完成 之后，系统再一次查询按键是否按下，若没有接收到键码的话，则示波器的状态 不会改变。若接收到键码，则根据上文提到的过程再进行数据的处理。 电子科技大学硕士学位论文 10 图 2-3 即为系统总体软件设计流程图。 CH1 Buffer CH2 Buffer CH3 Buffer CH4 Buffer REF1 Buffer REF2 Buffer 系统初始化 模块 开始 键盘 响应用户 操作 回调波形 数据采集 处理 时域数据 回调 FFT Buffer MATH Buffer FFT 运算时域运算 时域处理和 抽点 CH1 Samples CH2 Samples CH3 Samples CH4 Samples REF1 Samples REF2 Samples FFT Samples MATH Samples 波形和状态 显示 数据分析 NY 原始数据缓冲区 显示数据缓冲区 图 2-3 软件总体流程图 2.3 软件开发平台 程序设计离不开软件平台的支持，是否能有效的利用软件平台来进行开发， 对程序自身性能的好坏有着巨大的影响。本文的软件是利用 ADI 公司的 Visual DSP+ 5.0 集成开发环境，在 ADSP-BF531 嵌入式数字处理器上进行开发的。 第二章 四通道数字存储示波器总体设计 11 2.3.1 ADSP-BF531 数字处理器介绍 ADSP-BF531 处理器是 Blackfin 系列产品的成员， 融合了 Analog Devices/Intel 的微信号结构(Micro Signal Architecture)(MSA)。Blackfin 处理器这种体系结构将 dual-MAC 信号处理引擎，简洁的 RISC 式微处理器指令集的优点，以及单指令 多数据(SIMD)多媒体能力结合起来，形成了一套独特的指令集结构。 通过集成业界领先和丰富的系统外设及存储器，Blackfin 处理器系列成为下 一代需要将 RISC 式编程、多媒体支持和前沿的信号处理等功能集成在单个封装 内的选择平台。 Blackfin 处理器系列具有世界领先的功率管理和性能。Blackfin 处理器采用 低功耗和低电压的设计方法，具有动态功率管理的特点，即通过改变工作电压和 频率来大大降低总功耗。与仅改变工作频率相比，既改变电压又改变频率能够使 总功耗明显减少。对于便携式应用来说，这相当于延长了电池的寿命。 2.3.1.1 ADSP-BF531 数字处理器存储器结构 图 2-4 ADSP-BF531 存储分布图 电子科技大学硕士学位论文 12 数字存储示波器具备许多存储设备和 I/O 接口， 因此系统的内存空间和 I/O 地 址的分配对软件性能的影响显得尤为重要，ADSP-BF531 的存储分布如图 2-4 所 示。 ADSP-BF531/2/3 处理器把存储器视为一个统一的 4GBytes 地址空间，使用 32 位地址。所有的资源，包括内部存储器、外部存储器和 I/O 控制寄存器，都占 据了公共地址空间的各自独立的部分。为提供高的性能价格比，此地址空间的各 部分存储器按分级结构排列。一些非常快速、低延迟的存储器（如 CACHE 或 SRAM）的位置非常接近处理器，而更大的低成本、低性能的存储器远离处理器。 L1 存储器是 Blackfin 处理器内核中性能最高的存储器。通过外部总线接口单 元(EBIU)，片外存储器可以由 SDRAM、FLASH 和 SRAM 进行扩展，可以访问 多达 132MBytes 的物理存储器。 存储器 DMA 控制器有高带宽的数据传输能力，它能够在内部存储器和外部 存储器之间完成代码或数据的块传输。 1. 内部（片内）存储器： ADSP-BF531/2/3 处理器有 3 块片内存储器，提供到内核的高带宽的访问。 第 1 块是 L1 指令存储器，由高达 80KBytes 的 SRAM 组成，其中 16KBytes 可以配置成一个 CACHE。L1 指令存储器以处理器的最快速度访问。 第 2 块是 L1 数据存储器，包括两个 32KBytes 的 Bank。每个 Bank 都可配置 为 CACHE 或 SRAM。此存