常用逻辑部件介绍.ppt

在数字电路中实现逻辑运算的电路，简称逻辑门或门电路。例与门、或门、非门、与非门、或非门逻辑门有两种输出状态：高电平（逻辑1）低电平（逻辑0）,一、逻辑门（门电路）,逻辑门的表示方法：,二、三态门,三态门比逻辑门增加了一个控制端EN（又称使能端），当控制端有效时，三态门处于工作态，否则处于高阻态。,高阻态的特点处于高阻状态的三态门，其输出端既不会有电流流出，也不会有电流流入，如果与总线相连，此时三态门电路仍连在总线,但电气上与总线处于断开状态，对总线上的信号无影响上。,用于增强总线的负载能力。,三、驱动器(缓冲器),1G2G,单向三态驱动器74LS244,Y3Y0,Y7Y4,A3A0,A7A4,含两个4位三态驱动器,DQCP,D触发器,时序逻辑电路例:触发器,输出信号Q的状态不仅与输入信号D当时的状态有关，还与Q过去的状态有关。,触发器是时序逻辑电路常用的基本单元。,D触发器、J-K触发器、R-S触发器,D触发器的特点：当触发信号有效时，输出Q随输入D变化,即Q=D；当触发信号无效时，即变成非触发信号后，输出Q不随输入D变化，而保持非触发信号前的状态，Q=Q0将非触发信号前的状态Q0锁存在Q中,故触发器又称为锁存器,按触发信号的不同，触发器分为：,五、三态锁存器,具有三态和锁存功能的驱动器,三态锁存器8282,DI0DO0DI7DO7OESTB,功能表,OESTBDIDO0000110其它Q0(不变）1高阻,OE高阻控制STB触发控制,第二节有关概念介绍,一、主频，外频，倍频系数二、T状态三、总线周期四、指令周期五、时序六、时序图,一、主频，外频，倍频系数,CPU是在时钟信号的控制下工作,时钟信号是一个按一定电压幅度，一定时间间隔发出的脉冲信号,CPU所有的操作都以时钟信号为基准CPU按严格的时间标准发出地址，控制信号，存储器、接口也按严格的时间标准送出或接受数据.这个时间标准就是由时钟信号确定。,CPU的主频或内频指CPU的内部工作频率。主频是表示CPU工作速度的重要指标，在CPU其它性能指标相同时,主频越高,CPU的速度越快CPU的外频或系统频率指CPU的外部总线频率。倍频系数指CPU主频和外频的相对比例系数。8088/8086/80286/80386的主频和外频值相同;从80486DX2开始，CPU的主频和外频不再相同，将外频按一定的比例倍频后得到CPU的主频，即：CPU主频=外频倍频系数PC机各子系统时钟(存储系统，显示系统，总线等)是由系统频率按照一定的比例分频得到。,相邻两个脉冲之间的时间间隔，称为一个时钟周期，又称T状态（T周期）。,二、T状态,每个T状态包括：下降沿、低电平、上升沿、高电平,CPU通过总线完成与存储器、I/O端口之间的操作，这些操作统称为总线操作。,三、总线周期,执行一个总线操作所需要的时间称为总线周期。,一个基本的总线周期通常包含4个T状态，按时间的先后顺序分别称为T1、T2、T3、T4,执行一条指令所需要的时间称为指令周期。执行一条指令的时间:是取指令、执行指令、取操作数、存放结果所需时间的总和。用所需的时钟周期数表示。,四、指令周期,例MOVBX,AX2个T周期MULBL7077个T周期,不同指令的执行时间(即指令周期)是不同的;同一类型的指令，由于操作数不同，指令周期也不同,例MOVBX,AX2个T周期MULBL7077个T周期MOVBX,AX14个T周期,例2执行ADDBX,AX包含:1)取指令存储器读周期2)取(DS:BX)内存单元操作数存储器读周期3)存放结果到(DS:BX)内存单元存储器写周期,例1执行MOVBX,AX包含:取指令存储器读周期,执行指令的过程中，需从存储器或I/O端口读取或存放数据，故一个指令周期通常包含若干个总线周期,8088CPU取指令、执行指令分别由BIU、EU完成，取指和执行指令可是并行的，故8088CPU的指令周期可以不考虑取指时间。,为实现某个操作，芯片上的引脚信号在时钟信号的统一控制下，按一定的时间顺序发出有效信号，这个时间顺序就是时序。,五、时序,学习时序的目的:加深对指令执行过程及计算机工作原理的了解。设计接口时，需考虑各引脚信号在时序上的配合。,第三节8088的引脚功能,一、8088的两种工作模式二、8088在最小模式下的引脚功能,一、8088的两种工作模式,用8088CPU构成一个系统时，根据所连的存储器和外设规模的不同，有两种不同的工作模式:最小模式最大模式,8088CPU是双列直插式芯片，共有40条引脚;引脚33决定工作模式:接地，最大模式接+5V,最小模式在两种模式下引脚2431有不同的名称和意义,系统规模小:只含有一个8088CPU不含数字运算协处理器、输入/输出协处理器系统的控制总线直接由8088CPU的控制线供给，系统中的总线控制逻辑电路被减少到最小。,1最小模式,系统规模较大:除8088CPU外，还可以有其它协处理器如数字运算协处理器8087输入/输出协处理器8089系统的控制总线由总线控制器8288来提供8288增强了8088CPU总线的驱动能力将8088的状态信号(S2S0)进行译码，提供8088对存储器、I/O接口进行控制所需的信号,2最大模式,二、8088的引脚功能,8088引脚图参见教材新P173旧P145,8088CPU是双列直插式芯片，共有40条引脚;引脚33决定工作模式:接地，最大模式接+5V,最小模式在两种模式下引脚2431有不同的名称和意义,第四节8088在最小模式下的时序,一、I/O端口、存储器读周期二、I/O端口、存储器写周期三、中断响应周期(在第六章介绍),一、I/O端口、存储器读周期时序指8088CPU从I/O端口或存储器读取数据时，各有关引脚信号随时间变化的情况。（参见教材新P158旧P150）,I/O端口、存储器读周期时序,二、I/O端口、存储器写周期时序指8088CPU向I/O端口或存储器进行写数据时，各有关引脚信号随时间变化的情况。（参见教材新P159旧P151）,第五节总线技术,一、总线概述二、PC总线概述三、IBMPC/XT总线1.IBMPC/XT总线信号2IBMPC/XT总线时序,一、总线概述,1.什么是总线2.总线标准3.总线的性能指标4.总线体系结构5.总线的发展趋势,总线是连接多个功能部件的一组公共信号线,1.什么是总线,总线是构成微型计算机应用系统的重要技术，总线设计的好坏直接影响:整个微机系统的性能、可靠性、可扩展性和可升级性,对总线插坐的尺寸、引线数目、各引线信号的含义、时序和电气参数等作明确规定，这个规定就是总线标准。,2.总线标准（总线规范）,IBMPC/XTBUSISA工业标准体系结构(IndustrialStandardArchitecture)EISA扩展工业标准体系结构(ExtendedIndustrialStandardArchitecture)VESA视频电气标准协会(又称VL-bus)(VideoElectronicsStandardsAssociation)PCI外部设备互连(PeripheralComponentInterconnect)USB通用串行总线(UniversalSerialBus)AGP图形加速端口(显卡专用线)(AcceleratedGraphicsPort),PC系列机上采用的总线标准：,机械规范：规定总线的根数、插座形状、引脚排列等功能规范：规定总线中每根线的功能。从功能上，总线分成三组：地址总线、数据总线、控制总线电气规范：规定总线中每根线的传送方向、有效电平范围、负载能力等时间规范：规定每根线在什么时间有效，通常以时序图的方式进行描述,总线标准的内容,便于采用模块化设计方法,简化系统设计厂家面向总线设计各种插件板，产品具有通用性，用户可灵活选购必要的插件板构成所需的系统。便于系统的扩充和升级一个插件板只要满足总线标准，就可连接到带有这种总线标准的计算机系统中。加插功能卡扩充系统功能研制新的插件板更新系统功能,采用标准总线的优点,总线是接口的直接承受对象,在介绍硬件接口电路之前介绍总线标准及时序的原因,计算机总线主要是负责计算机各模块间的数据传送总线性能的衡量也是围绕这一职能而定义、测试和比较,3.总线的性能指标,总线工作频率MHz总线宽度bit指总线每次能传输数据的最大位数总线传输率MB/s总线传输率=总线工作频率总线宽度/8/N其中:N为完成一次数据传送所需的时钟周期数信号线数指AB、DB、CB线数的总和信号线数与性能无正比关系，但与复杂程度成正比,总线的主要性能指标,数据/地址总线的多路复用和非多路复用复用指一根线上分时传送多种信号,即一线多用.数据传输方式同步方式,异步方式,半同步方式负载能力总线带负载的能力,常用可连接的扩增电路板数表示。总线控制方式主要指突发传输、并发工作、自动配置、仲裁方法、中断方式等.其它指标电源电压等级(5V或3.3V);能否扩展为64位等,单总线体系结构指微机中所有模块都连接在单一总线上。如早期的IBMPC、XT机：采用IBMPC/XT总线多总线体系结构指微机中采用多种总线，各模块按数据传输速率的不同，连接不同的总线上。如Pentium微机:内部有ISA、PCI、AGP等。,4.总线体系结构,单总线结构(IBMPC/XT主板示意图),多总线结构,不断提高传输