微型计算机原理与接口技术第3章.ppt

第3章存储器及其组成设计,在现代计算机中,存储器处于全机中心地位,3.1概述,存储器,复习：存储器各个概念之间的关系,存储单元,存储元,存储体,1.存储容量（MemoryCapacity）存储器由若干“存储单元”组成，每一单元存放一个“字节”的信息,1字节（Byte)即为8位二进制数2字节即为1个“字”(word)4字节即为1个“双字”(Dword),1K容量为1024个单元1M=1024K=1024*1024单元1G=1024M1T=1024G,10000101,一.计算机系统存储器的主要性能指标,2.存取时间（MemoryAccessTime）3存储周期(MemoryCycleTime)4可靠性（Reliability）5功耗与集成度（PowerLossandIntegrationLevel）6性能价格比(CostPerformance)7存取宽度(AccessWidth),二.存储器分类:,1.按存储介质分半导体存储器：用半导体器件组成的存储器。磁表面存储器：用磁性材料做成的存储器。2.按存储方式分随机存储器：任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关。顺序存储器：只能按某种顺序来存取，存取时间和存储单元的物理位置有关。,3.按存储器的读写功能分只读存储器(ROM)：存储的内容是固定不变的，只能读出而不能写入的半导体存储器。随机读写存储器(RAM)：既能读出又能写入的半导体存储器。4.按信息的可保存性分非永久记忆的存储器：断电后信息即消失的存储器。永久记忆性存储器：断电后仍能保存信息的存储器。,5.按在计算机系统中的作用分根据存储器在计算机系统中所起的作用，可分为:主存储器、辅助存储器、高速缓冲存储器、控制存储器等。,半导体存储器,内存条:由于动态RAM集成度高，价格较便宜，在微机系统中使用的动态RAM组装在一个条状的印刷板上。系统配有动态RAM刷新控制电路，不断对所存信息进行“再生”。,1.RAM：随机存储器,是“内存”的重要组成部分，CPU执行指令可对其进行“读”、“写”操作。静态RAM：集成度低，信息稳定，读写速度快。动态RAM：集成度高，容量大，缺点是信息存储不稳定，只能保持几个毫秒，为此要不断进行“信息再生”，即进行“刷新”操作。,2.ROM:只读存储器，所存信息只能读出,不能写入。,4.高速缓冲存储器Cache:Cache位于CPU与主存储器之间，由高速静态RAM组成。容量较小，为提高整机的运行速度而设置,应用程序不能访问Cache，CPU内部也有Cache。,3.ROM/EPROM在微机系统中的应用:存放“基本输入/输出系统程序”(简称BIOS)。BIOS是计算机最底层的系统管理程序,操作系统和用户程序均可调用。,5.闪速存储器,什么是闪速存储器？,FlashMemory闪速存储器是一种高密度、非易失性的读/写半导体存储器，它突破了传统的存储器体系，改善了现有存储器的特性。,特点：,固有的非易失性(2)廉价的高密度(3)可直接执行(4)固态性能,闪速存储器的工作原理,电擦除和重新编程能力闪速存储器是在EPROM功能基础上增加了电路的电擦除和重新编程能力。28F256A引入一个指令寄存器来实现这种功能。其作用是：(1)保证TTL电平的控制信号输入；(2)在擦除和编程过程中稳定供电；(3)最大限度的与EPROM兼容。,采用并行操作方式-双端口存储器,芯片技术研究开发高性能芯片技术，如：DRAMFPMDEDOEDRAMCDRAMSDRAMRambusDRAM。,6.高速存储器,采用并行主存储器,提高读出并行性-多模块交叉存储器,主存储器采用更高速的技术来缩短存储器的读出时间,-相联存储器,(2)结构技术,由于CPU和主存储器在速度上不匹配，限制了高速计算。为了使CPU不至因为等待存储器读写操作的完成而无事可做，可以采取一些加速CPU和存储器之间有效传输的特殊措施。,SynchronousDynamicRandomAccessMemory,同步动态随机存取存储器，同步是指Memory工作需要步时钟，内部的命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机是指数据不是线性依次存储，而是由指定地址进行数据读写。,1.存储体一个基本存储电路只能存储一个二进制位。将基本的存储电路有规则地组织起来，就是存储体。存储体又有不同的组织形式：将各个字的同一位组织在一个芯片中，如：811816K*1（DRAM）将各个字的4位组织在一个芯片中，如：21141K*4（SRAM）将各个字的8位组织在一个芯片中，如：61162K*8（SRAM）。2.外围电路为了区别不同的存储单元，就给他们各起一个号给于不同的地址，以地址号来选择不同的存储单元。于是电路中要有地址译码器、I/O电路、片选控制端CS、输出缓冲器等外围电路,三.存储器（芯片）结构与存储原理,故：存储器（芯片）=存储体+外围电路,3.存储原理,小园点：存储空间，每一个都有一个唯一的地址线同它相连（bit)地址译码器：接收到地址总线送来的地址数据之后，它会根据这个数据定位CPU想要调用的数据所在的位置，然后数据总线就会把其中的数据传送到CPU,关键词：行线矩阵,4.地址译码,单译码方式适用于小容量存储器中，只有一个译码器。,双译码方式地址译码器分成两个，可减少选择线的数目。,例：1024*1的存储器,5.驱动器双译码结构中，在译码器输出后加驱动器，驱动器挂在各条X方向选择线上的所有存储元电路。,6.I/O电路处于数据总线和被选用的单元之间，控制被选中的单元读出或写入，放大信息。,7.片选在地址选择时，首先要选片,只有当片选信号有效时，此片所连的地址线才有效。,8.输出驱动电路为了扩展存储器的容量，常需要将几个芯片的数据线并联使用；另外存储器的读出数据或写入数据都放在双向的数据总线上。这就用到三态输出缓冲器。,8.一个实际的静态RAM的例子Intel2114存储器芯片,1024*4的存储器4096个基本存储单元，排成64*64的矩阵，需10根地址线寻址。X译码器输出64根选择线，分别选择1-64行，Y译码器输出16根选择线，分别选择1-16列控制各列的位线控制门。,16M容量的存储器地址范围：000000HFFFFFFH由24根地址线提供地址码。,1M容量的存储器地址范围：00000HFFFFFH由20根地址线提供地址码。,四.存储器的读写操作:系统为每一单元编排一个地址，地址码为二进制数，习惯上写成16进制。1.存储器容量由地址线“宽度”决定：,4G容量的存储器地址范围：0000,0000HFFFF,FFFFH由32根地址线提供地址码。,例：容量为8KB（213B）的存储器地址范围：0000H1FFFH，由13根地址线提供地址。,2.存储器读写示意:,读存储器过程,某一存储单元的内容送往CPU数据线。,CPU通过地址线发出地址；,由地址译码器对地址进行“翻译”,选中某一存储单元；,CPU发出存储器读命令,89H,存储器读命令,1001000110100,写存储器过程,0000H,CPU通过地址线发出地址，并把数据放到数据线上；,3.2微型计算机系统中的存储器组织,现代计算机中的存储器处于全机中心地位,容量大，速度快，成本低为解决三者之间的矛盾，目前通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。,对存储器的要求是：,存储器的用途和特点,存储器的基本组织,(1)与CPU的连接主要是地址线、控制线、数据线的连接。(2)多个芯片连接设计的存储器容量与实际提供的存储器多有不符。实际使用时，需进行字和位扩展(多个芯片连接），组成所需要的实际的存储器,例如：存储器容量为8K8，若选用2114芯片(1K4)，则需要：,位扩展法,只加大字长，而存储器的字数与存储器芯片字数一致,对片子没有选片要求。,2:4,16K8,16K8,16K8,16K8,字扩展法,地址空间分配表,CPU,用1k4的存储器芯片2114组成2k8的存储器,字位同时扩展法,例：有若干片1K8位的SRAM芯片，采用字扩展方法构成4KB存储器，问：(1)需要多少片RAM芯片？(2)该存储器需要多少地址位？(3)画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ和R/W#。(4)给出地址译码器的逻辑表达式。,ramsel3=A11*A10*MREQ,解：(1)需要4K/1K=4片SRAM芯片；(2)存储器容量4KB，需要12条地址线(3)译码器的输出信号逻辑表达式为：,例设有若干片256K8位的SRAM芯片，问：(1)采用字扩展方法构成2048KB的存储器需要多少片SRAM芯片？(2)该存储器需要多少字节地址位？(3)画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。,解：(1)该存储器需要2048K/256K=8片SRAM芯片；(2)需要21条地址线，因为221=2048K，其中高3位用于芯片选择，低18位作为每个存储器芯片的地址输入。(3)该存储器与CPU连接：,2.存储器举例,CPU的地址总线16根(A15A0，A0为低位)；双向数据总线8根(D7D0)，控制总线中与主存有关的信号有：MREQ，R/W。主存地址空间分配如下：08191为系统程序区，由只读存储芯片组成；819232767为用户程序区；最后(最大地址)2K地址空间为系统程序工作区。,现有如下存储器芯片：EPROM：8K8位(控制端仅有CS);SRAM：16K1位，2K8位，4K8位，8K8位.,解：(1)主存地址空间分布如图所示。,16根地址线寻址64K0000FFFFH(65535),EPROM：8K8位SRAM：16K1位，2K8位，4K8位，8K8位.,请从上述芯片中选择适当芯片设计该计算机主存储器，画出主存储器逻辑框图，注意画出选片逻辑(可选用门电路及38译码器74LS138)与CPU的连接，说明选哪些存储器芯片，选多少片。,(2)连接电路,片内寻址：8K芯片片内13根A12A02K芯片片内11根A10A0片间寻址：前32KA15A14A13000001010011最后2K111加A12A1111,五、IBMPC/XT的存储器,系统板上的RAM256K,IO通道中的扩展RAM384K,保留（包括显示）的RAM128K,扩展的ROM198K,16K(可在系统板上扩展）,8K基本ROM40K,(一）存储空间的分配,00000H3FFFFH40000H9FFFFHA0000HBFFFFHC0000HEFFFFHF0000HF6000HFE000HFFFFFH,RAM640K,保留128K,ROM128K,显卡上的显示缓冲区