研究生课程论文-基于SOPC的频谱分析设计.doc

(2012-2013学年第2学期)重庆理工大学研究生课程论文课程论文题目：基于SOPC的频谱分析设计课程名称可编程片上系统课程类别学位课 非学位课任课教师包明所在学院电子信息与自动化学院学科专业信息与通信工程姓名学号提交日期注意事项：1、以上各项由研究生认真填写；2、研究生课程论文应符合一般学术规范，具有一定学术价值，严禁网上下载或抄袭；凡检查或抽查不合格者，一律取消该门课程成绩和学分，并按有关规定追究相关人员责任；3、论文得分由批阅教师填写（见封底），并签字确认；批阅教师应根据作业质量客观、公正的在文后签写批阅意见；4、原则上要求所有课程论文均须用A4纸打印，加装本封面封底，左侧装订；5、课程论文由各学院（部）统一保存，以备查用。4、卷纸不够写，可另附纸。基于SOPC的频谱分析设计谈世磊（重庆理工大学电子信息与自动化学院）摘要：快速傅立叶变换算法的出现为频谱分析的数字化处理提供了理论基础。针对目前一些机械、噪声、音频等方面的信号，这种信号指标要求不是太高，制作成本较低的频谱仪作为教学仪器十分有必要7。为此，现设计一种便携式频谱分析仪。传统的频谱分析仪采用FFT的实现方法有软件法和硬件法，本设计主控芯片采用ALTERA公司的Cyclone一代FPGA芯片，结合NIOSII软核做主控芯片。数据采集采用ADC0809对信号进行采样然后通过RS232传送到计算机，通过康芯公司上位机频谱分析软件软件实现虚拟频谱分析。实验结果表明能对采集到的信号进行准确的频谱分析，设计有一定的实用和推广性。关键词：虚拟频谱分析，软核NIOSII，FPGA应用，AD转换，串口通信。 1 绪论1.1选题目的和意义随着科学技术的快速发展，电子技术也受到了越来越多的关注，而它的发展离不开测试技术，频谱分析作为测试技术中一个重要的组成部分，就需要我们更多的关注。在不同的应用环境下采用不同的频谱分析仪来进行测试具有重要的意义。本文设计的虚拟数字频谱分析仪主要是针对一些机械、噪声、音频等方面的信号，对于这种指标要求不是太高、成本较低的频谱仪作为教学仪器是非常合适的。本文正是基于这种目的设计此虚拟数字频谱分析仪。同时随着微电子技术、计算机技术、网络通信技术和软件技术的高速发展,传统的仪器开始向计算机化的方向发展。虚拟仪器(VI)概念的产生正是基于这样一种技术背景。在测试领域中,频谱分析仪是一种重要的常用仪器。但是这种仪器的加工工艺复杂,生产技术要求高,价格昂贵。采用虚拟仪器技术,只需在相应的硬件支持下,即可以用软件编程来实现虚拟频谱分析仪。基于计算机强大的分析处理功能,可以将一些先进的数字信号处理方法运用于软件的设计中,不断的增强虚拟仪器的功能。1.2频谱分析仪现状研究频谱分析仪是研究电信号频谱结构的仪器，用于信号失真度、调制度、谱纯度、频率稳定度和交调失真等信号参数的测量，可用以测量放大器和滤波器等电路系统的某些参数，是一种多用途的电子测量仪器。它又可称为频域示波器、跟踪示波器、分析示波器、谐波分析器、频率特性分析仪或傅里叶分析仪等。现代频谱分析仪能以模拟方式或数字方式显示分析结果,能分析1赫以下的甚低频到亚毫米波段的全部无线电频段的电信号。仪器内部若采用数字电路和微处理器，具有存储和运算功能。传统的频谱分析仪的前端电路是一定带宽内可调谐的接收机,输入信号经变频器变频后由低通滤器输出,滤波输出作为垂直分量,频率作为水平分量,在示波器屏幕上绘出坐标图,就是输入信号的频谱图。由于变频器可以达到很宽的频率,例如30Hz-30GHz,与外部混频器配合,可扩展到100GHz以上,频谱分析仪是频率覆盖最宽的测量仪器之一15。无论测量连续信号或调制信号,频谱分析仪都是很理想的测量工具。但是,传统的频谱分析仪也有明显的缺点,它只能测量频率的幅度,缺少相位信息,因此属于标量仪器而不是矢量仪器。对于FFT处理器的实现，目前通用的方法是采用DSP芯片、专用FFT处理芯片和FPGA芯片实现。用DSP芯片实现FFT的处理速度较慢，不能满足某些高速信号实时处理的要求；专用的FFT处理芯片虽然速度较快，但外围电路相对复杂，不易扩展，且价格昂贵。而虚拟频谱分析仪它利用软件在微机屏幕上构成虚拟仪器面板,在硬件的支持下对信号进行采样 ,既可以进行实时的信号分析、显示 ,又可以在离线条件下对存储的采集结果进行各种软件处理。频谱分析是对各种振动进行特性分析的重要手段，广泛应用于物理学、自动控制、电子学、建筑学以及地震测量等领域。频谱分析仪是研究信号频谱特征的仪器，在电子技术一日千里的今天，它是研究、开发、调试维修中的有力武器。从频谱分析仪的实现方式上可分为模拟式与数字式两种方法，近年来出来了新的频谱分析方法。一是取得信号的数字化数据后，基于DSP芯片进行FFT运算得到频谱，将频谱传送给计算机显示，即硬件实现FFT。用硬件实现FFT算法，大致有以下几种方法：通用数字信号处理器（DSP）,专用的FFT处理器，可编程逻辑器件（以FPGA 为代表）等9。DSP实现的优点是硬件开发和软件编程技术成熟、开发时间短，缺点是硬件电路复杂、功耗大，并且存在运行速度和精度之间的矛盾。然而随着计算机的普及和性能的提高，软件实现FFT变换，利用上位机软件实现对采集来的数据进行频谱分析变的越来越可靠和方便，软件采用多线程处理，性能相当不错，实时响应速度非常快，功能很强大。与硬件设备相比，它还具有独到的优点：操作、显示界面友好，可以把测量结果保存下来。这种频谱分析仪利用快速傅里叶变换（FFT）将被测信号分解成分立的频率分量，达到与传统频谱分析仪同样的结果。这种新型的频谱分析仪采用数字方法直接由模拟/数字转换器(ADC)对输入信号取样，再经FFT处理后获得频谱分布图。利用FFT处理技术设计频谱分析仪有两种新的实现方法。一是对信号进行数据采集(抽样、AD)，然后通过计算机对数据进行快速傅立叶变换(FFT)，得出频谱后在计算机上显示出来，由于FPGA处理数据速度快，数据不易丢失，可靠性高，还可以通过NIOS实现高速串口数据传输，这样就能对更高频率的信号进行频谱分析。通过软件编写及硬件配置 ,虚拟仪器可以实现完全由用户自己定义、适合不同应用环境和对象的各种功能。虚拟仪器技术在国内正处于蓬勃发展中 ,在测试、测控、教学、科研等领域获得了广泛的应用，其优越性主要体现在以下几方面16:(1)可以根据不同单位各种特殊的要求 ,量身定做各种测量、测试仪器 ,以提高工作效率。(2)可自行开发软件来升级各种测量、测试仪器,以适应不断发展的需求。(3)仪器的核心是软件 ,虚拟仪器升级周期短,费用低廉。(4)其开放、灵活的架构可随计算机同步发展 ,与周边设备、网络互联容易。(5)依托计算机强大的资源,虚拟仪器具有很强的数据处理、存储和分析能。2 系统设计与简介2.1 系统总体设计系统由FPGA芯片ADC0809模数转换芯片PC机和频谱分析软件构成，整体框架如下：图2-1 系统框图2.2FPGA、NIOS和NIOS-UART简介2.2.1 FPGA简介FPGA（FieldProgrammable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA结构17:FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。 FPGA的基本特点:一、采用FPGA设计ASIC电路(特定用途集成电路)，用户不需要投片生产，就能得到合用的芯片。 二、FPGA可做其它全定制或半定制ASIC电路的中试样片。 三、FPGA内部有丰富的触发器和IO引脚。 四、FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。五、FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。 可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。 FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此，FPGA的使用非常灵活3。2.2.2 NIOS软核处理器简介Altera于2000年推出第一代16位Nios处理器以来，已经交付了13000多套Nios开发套件，Nios成为最流行的软核处理器。近来推出的Nios II系列采用全新的架构，比第一代Nios具有更高水平的效率和性能。和第一代相比，Nios II核平均占用不到50%的FPGA资源，而计算性能增长了1倍。Nios II处理器具有完善的软件开发套件，包括编译器、集成开发环境（IDE）、JTAG调试器、实时操作系统（RTOS）和TCP/IP协议栈。设计者能够用Altera Quartus II开发软件中的SOPC Builder系统开发工具很容易地创建专用的处理器系统，并能够根据系统的需求添加Nios II处理器核的数量10。使用Nios II软件开发工具能够为Nios II系统构建软件，即一键式自动生成适用于系统硬件的专用C/C+运行环境。Nios II集成开发环境（IDE）提供了许多软件模板，简化了项目设置5。此外，Nios II开发套件包括两个第三方实时操作系统（RTOS）MicroC/OS-II(Micrium)，Nucleus Plus(ATI/Mentor)以及供网络应用使用的TCP/IP协议栈。长期以来，Altera一直推行嵌入式处理器战略的原因是，随着应用的ASIC开发日益受到成本的困扰，OEM日渐转向FPGA来构建自己的系统。这些系统中绝大多数需要一个处理器，而Altera正是为设计者提供了为FPGA优化的灵活的嵌入式处理器方案，可以满足16位和32位嵌入式处理器市场的需求。到2007年，该市场价值将到达110亿美元12。在FPGA中使用软核处理器比硬核的优势在于，硬核实现没有灵活性，通常无法使用最新的技术。随着系统日益先进，基于标准处理器的方案会被淘汰，而基于Nios II处理器的方案是基于HDL源码构建的，能够修改以满足新的系统需求，避免了被淘汰的命运。将处理器实现为HDL的IP核，开发者能够完全定制CPU和外设，获得恰好满足需求的处理器。Nios结构框架如下图所示：图 2-2 NIOS框图2.2.3 NIOS-UART简介UART是一种通用串行数据总线，用于异步通信。该总线双向通信，可以实现全双工传输和接收。在嵌入式设计中，UART用来与PC进行通信，包括与监控调试器和其它器件。UART首先将接收到的并行数据转换成串行数据来传输。消息帧从一个低位起始位开始，后面是7个或8个数据位，一个可用的奇偶位和一个或几个高位停止位。接收器发现开始位时它就知道数据准备发送，并尝试与发送器时钟频率同步。如果选择了奇偶，UART就在数据位后面加上奇偶位。奇偶位可用来帮助错误校验。在接收过程中，UART从消息帧中去掉起始位和结束位，对进来的字节进行奇偶校验，并将数据字节从串行转换成并行14。UART也产生额外的信号来指示发送和接收的状态。例如，如果产生一个奇偶错误，UART就置位奇偶标志。对于Nios II系统 ,可以通过 UART连接PC的串口,进行基于Nios II的SOPC系统开发和软件调试。在Nios II的UART设计中采用了IP软核技术,同以往的设计方法相比,这种方法不是软硬件割裂的设计,也不是在已有硬件基础上进行单纯的软件编程,而是要兼顾软件和硬件,根据目标系统的需求协同设计,使得设计开发变得比较困难。UART,即通用异步收发器(UniversalAsynchronous Receiver Transmitter),一般为通用串行通信接口。由于在两个设备间使用串口进行数据通讯时需要的连接线少(最简单的连接只需要三条线),而且相关的工业标准RS2232、RS2485、RS2422提供了标准的接口电平规范。因此，UART在微处理器及嵌入式系统为核心的应用系统中得到了广泛采用。3实验电路设计3.1 NIOS 模块定制步骤一：SOPC Builder运行，界面如下图示图3-1 NIOS界面System Name中输入软核的名字：将其命名为nios0点击OK后。然后修改时钟为50MHZ。步骤二：构建CPU模块图3-2 NIOS模块点击后，将出现下图，返一步我们来选择软核得类型。这里给提供了三种类型，NiosII/e占用资源最少600-800LEs，功能也最简单，速度最慢。Nios II/s占资源比，前者多一些，功能也多了，速度也忚一些Nios II/f占资源最多，功能也最多，速度就快。选择的时候要根据你的需求和你的芯片资源来决定。在返里，我选择 NiosII/s，功能和速度都可以得到满足。下面的 Reset Vector是复位后启动时的Memory 类型和偏移量，ExceptionVector 是异常情况时的 Memory 类型和偏移量。现在不能能配置。图3-3NIOS生成界面步骤三：建立JTAG UART JTAG UART是实现PC和Nios II系统间的串行通信接口，它用亍字符的输入输出，直接点击 Next-Finish完成 JTAG UART模块的建立。图3-4 UART定制界面其中可调整波特率。波特率表示每秒钟传输的信息量，可以通过调整波特率改变信息传输的速率。步骤四：添加IO口图3-5 IO端口定制界面这里添加两种端口。一种为八位的数据输入端口，用于接收ADC0809转换后的数据。列外一种为五个一位的输出口用于控制ADC0809的工作。步骤五：添加偏上SRAM图3-6 存储器定制界面这里选择片上RAM，大小4KB，其他为默认值。步骤六：设置复位地址，和程序运行空间自动分配中断号。完成后如下图：图3-7 软核定制完成后界面3.2 QUARTUS中硬件电路的搭建建立QUARTUS工程后，先建立一个Block Diagram/Schematic File文件，然后调用先前在Sopc Builder中建立的NIOS软核模块。然后添加锁相环和分配相应的引脚。完成后如下图：图3-8 电路模块图编译完成后把生成的SOF文件下载到FPGA目标班上，这件就完成了硬件的开发。3.3 MAX232电平转换芯片用于将FPGA引脚的电平转换的计算机能识别的电平，也完成与计算机的通信。电路结构如下：图3-9 串口通信硬件电路3.4 ADC0809硬件电路的设计本设计采用ADC0809作为A/D转换器件，它是采样分辨率为8位的、微处理机兼容的控制逻辑的CMOS组件。其内部有一个8通道多路开关，它可以根据地址码锁存译码后的信号，只选通8路模拟输入信号中的一个进行A/D转换。它是逐次逼近式A/D转换器，可以和FPGA直接接口4。3.4.1 ADC0809芯片的内部逻辑结构由图3-10可知，ADC0809由一个8路模拟开关、一个地址锁存与译码器、一个A/D转换器和一个三态输出锁存器组成。多路开关可选通8个模拟通道，允许8路模拟量分时输入，共用A/D转换器进行转换10。三态输出锁器用于锁存A/D转换完的数字量，当OE端为高电平时，才可以从三态输出锁存器取走转换完的数据。图3-10 ADC0809芯片的内部逻辑结构示意图3.4.2 ADC0809芯片的外部结构ADC0809芯片有28条引脚，采用双列直插式封装，如图3-11所示。图3-11 ADC0809芯片的引脚结构示意图IN0IN7：8路模拟量输入端；D0D7：8位数字量输出端；A、B、C：3位地址输入线，用于选通8路模拟输入中的一路；ALE：地址锁存允许信号，输入，高电平有效； START： A/D转换启动脉冲输入端，输入一个正脉冲（至少100ns宽）使其启动（脉冲上升沿使0809复位，下降沿启动A/D转换）； EOC： A/D转换结束信号，输出，当A/D转换结束时，此端输出一个高电平（转换期间一直为低电平）； OE：数据输出允许信号，输入，高电平有效。当A/D转换结束时，此端输入一个高电平，才能打开输出三态门，输出数字量；CLK：时钟脉冲输入端。要求时钟频率不高于640KHZ； REF（+）、REF（-）：基准电压； Vcc：电源，5V； GND：地。3.4.3 ADC0809芯片的使用说明使用时，首先输入3位地址，并使ALE=1，将地址存入地址锁存器中。此地址经译码选通8路模拟输入之一到比较器。START上升沿将逐次逼近寄存器复位。下降沿启动 A/D转换，之后EOC输出信号变低，指示转换正在进行。直到A/D转换完成，EOC变为高电平，指示A/D转换结束，结果数据已存入锁存器，这个信号可用作中断申请。当OE输入高电平时，输出三态门打开，转换结果的数字量输出到数据总线上。电路原理图如图3-12所示。 图3-12 A/D转换电路原理图4 QUARTUS 2、Sopc Builder和NIOS IDE软件说明4.1 QUARTUS 2 软件说明Quartus II 是Altera公司的综合性PLD开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程15。 Quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl脚本完成设计流程外，提供了完善的用户图形界面设计方式。具有运行速度快，界面统一，功能集中，易学易用等特点。 Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。对第三方EDA工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA工具。 此外，Quartus II 通过和DSP Builder工具与Matlab/Simulink相结合，可以方便地实现各种DSP应用系统；支持Altera的片上可编程系统（SOPC）开发，集系统级设计、嵌入式软件开发、可编程逻辑设计于一体，是一种综合性的开发平台。4.2 Sopc Builder 说明Sopc Builder 是一个自动化的系统开发工具，它能够极大地简化高性能sopc的设计工作。该工具提供一个直观的图形用户界面。用户可以通过图形界面简化系统的定义工作。由于Sopc Builder 不需要直接编写HDL代码来定义系统，这极大地简化了系统设计开发的时间1。SopcBuilder 为每个单元提供了一个向导，利用该向导能容易的定义元件的功能。例如通过向导能够非常容易地在一个设计加入NIOS处理器，外设接口等。为了将微处理器、外围设备、存储器和其他IP核相互连接起来，Sopc Builder 能够制动生产片上总线和总线仲裁器等所需的逻辑。通过自动完成以前容易出错的工作，Sopc Builder可以节约几周甚至几个月的开发时间。Sopc Builder在一个工具中实现了嵌入式系统各方面的开发，包括软件的开发和验证。4.3 NIOS IDE软件说明Nios II集成开发环境(IDE)是Nios II系列嵌入式处理器的基本软件开发工具。所有软件开发任务都可以Nios II IDE下完成，包括编辑、编译和调试程序。Nios II IDE提供了一个统一的开发平台，用于所有Nios II处理器系统。仅仅通过一台PC机、一片Altera的FPGA以及一根JTAG下载电缆，软件开发人员就能够往Nios II 处理器系统写入程序以及和Nios II处理器系统进行通讯。Nios II IDE为软件开发提供四个主要的功能5工程管理器:The Nios II IDE提供多个工程管理任务，加快嵌入式应用程序的开发进度。新工程向导:Nios II IDE推出了一个新工程向导，用于自动建立C/C+应用程序工程和系统库工程。采用新工程向导，能够轻松地在Nios II IDE中创建新工程。软件工程模板:除了工程创建向导，Nios II IDE还以工程模板的形式提供了软件代码实例，帮助软件工程师尽可能快速地推出可运行的系统。每个模板包括一系列软件文件和工程设置。通过覆盖工程目录下的代码或者导入工程文件的方式，开发人员能够将他们自己的源代码添加到工程中。软件组件:Nios II IDE使开发人员通过使用软件组件能够快速地定制系统。软件组件（或者称为“系统软件”）为开发人员提供了一个简单的方式来轻松地为特定目标硬件配置他们的系统。5软硬件调试结果和数据分析5.1 输入120HZ的三角波信号用信号发生器输入峰峰值为1-4.5V，频率为120HZ的三角波信号时，在串口调试工具的代码窗口中可接收到如下数据：表一 三角波数据三角波数据B0B0B2B3B4B5B7B8B8B9BBBBBDBEBFBFC1C2C3C4C5C5C7C8C8CACBCCCDCECED0D1D2D3D4D5D6D7D9D9D8DBDCDEDFE0E1E0E2E3E2E1E0DFDE DDDCDBDAD9D8D7D5D5D3D2D2CFCFCECDCCCBCACAC8C7C6C5C4C3C2C1C0BFBEBDBCBBBAB9B8B7B6B3B3B2B2B0B0AFADACACAAA9A8A7A6A5A4A3A2A19F9F9E9D9C9B9A999897969594939290908F8E8D8C8A8989878685848281807F7E7D7C从以上数据可以的出：当三角波AD转换后最小值平均为3B，3B的转换十进制数为59。由于AD为八位的AD转换,参考电压为5伏，可得转换后电压为256/8*59结果为1.1伏。峰值平均为E3，E3转换为十进制数位227。同理可得转换后电压为256/8*227为4.5伏。误差约为2%,能基本正确的反映输入信号的变化。对接收到的数据用频谱分析软件进行分析，结果如下图。图5-1 单帧频谱从图5-1可以看出，图的上半部分为三角波的单帧频谱，下半部分为输入的三角波。输入信号为频率为120HZ的三角波，从下半部分可以看出信号没有失真，可以真实的反映输入信号。从上半部分的频谱图可以看出基波的谱线最高，衰减最小，其他谐波依次衰减，能对信号进行准确的频谱分析。图5-2 连续频谱从图5-2连续谱可以看出（其中谱线越亮表示衰减越小），谱线在100-110处的谱线最亮，表示衰减越小，其他频段依次变暗，基本与图5-1相符，能准确的反映信号的频谱5.2输入120HZ的正弦信号用信号发生器输入峰峰值为1-4.5V，频率为120HZ的正弦波信号时，在串口调试工具的代码窗口中可接收到如下数据：表二 正弦波数据正弦波数据E2C67C40478BD1E0A95D3A5EABDFD08846417DC7E2B6683B559FDBD8964E3D6FBEE3C1743E4B8FD5DDA4583B65AFE1CB82434583CDE1B0623A59A5DED4904A3F77BFE3BC6E3C4F97D9DA9C523B6BB7E3C67C40478BCFE0A95D3A5FABDFD0884641B3E2CC82434485CDE0B0623A59A5DED2904A3F77C3E3BC703C4F97D9DB9C523B6BB7E3C57C40478BD1E0AA5C3A5FABE1D08846417D从以上数据可以的出：当正弦波AD转换后最小值平均为3C，3C的转换十进制数为60。由于AD为八位的AD转换,参考电压为5伏，可得转换后电压为256/8*60结果为1.1伏。峰值平均为E1，E1转换为十进制数位225。同理可得转换后电压为256/8*225为4.4伏。误差约为2%,能正确的反映输入信号。对接收到的数据用频谱分析软件进行分析，结果如下图。图5-3 单帧频谱从图5-3可以看出，图的上半部分为正弦波的单帧频谱，下半部分为输入的正弦波。输入信号为频率为120HZ的正弦波，从下半部分可以看出信号没有失真，可以真实的反映输入信号。从上半部分的频谱图可以看出基波在110-130处有单一的谱线，其他频段衰减很大，基本没有信号，能对信号进行准确的频谱分析。图5-4 连续频谱从图5-4连续谱可以看出（其中谱线越亮表示衰减越小），在频谱图的最右边，谱线在100-110处有单一的一条黄色的谱线，为-20dB,表示信号为单一的频谱。基本与图5-3相符，能准确的反映信号的频谱5.3输入频谱分析典型方波信号用信号发生器输入峰峰值为1-4V，频率为100HZ的方波信号时，在串口调试工具的代码窗口中可接收到如下数据：表三 方波数据方波数据38393938383838383939CACACACACACACBCACACACACACACACACACACACACACACACACACACACACACACACACACACA3838383838393938383838383938393939383938383838383838383838383838383838CACACACACACACACACACACACACACACACACACACACACACACACACACACACACACACACACACACACACA383838383838383838383838383838383838383838383838383838383838383838383838CACACACACACACACACACACACACA从以上数据可以的出：当方波AD转换后最小值平均为38，38的转换十进制数为56。由于AD为八位的AD转换,参考电压为5伏，可得转换后电压为256/8*56结果为1.09伏。峰值平均为CA，CA转换为十进制数位202。同理可得转换后电压为256/8*202为3.9伏。误差约为2%,能正确的反映输入信号。对接收到的数据用频谱分析软件进行分析，结果如下图。图5-5 单帧频谱从图5-3可以看出，图的上半部分为方波的单帧频谱，下半部分为输入的方波。输入信号为频率为100HZ的方波，从下半部分可以看出信号没有失真，可以真实的反映输入信号。从上半部分的频谱图可以看出基波在110-130处最高，衰减最小，其他频段依次成比例衰减，根据傅里叶变换可知，能对信号进行准确的频谱分析。图5-6连续频谱从图5-6连续谱可以看出（其中谱线越亮表示衰减越