毕业设计（论文）-DDS信号发生器设计.doc

浙江科技学院信息与电子工程学院 2013 届本科毕业设计（论文） I 摘要 本文首先介绍了信号发生器的发展以及直接数字频率合成技术(DDS)的现状 和发展趋势，然后介绍了 DDS 的原理结构及其主要构成部分。再根据系统的要 求，比较合理地采用了 DDS 技术，以单片机 AT89S52 和 AD9850 芯片为核心， 设计了一种结构简单性能优良的信号发生器。最后详细分析了该信号发生器的系 统结构，软硬件设计和具体电路实现。信号发生器的硬件部分包括三个模块,分别 是单片机主控制模块，DDS 模块和信号频率显示模块。软件部分主要开发基于单 片机 AT89S52 的数据处理和控制程序，以及信号发生器的外部通信程序。最终完 成实验电路板的制作，并通过电路板的调试，实现电路工作正常。根据系统的最 终测试结果可知该信号发生器具有输出信号波形精度高，频带宽等特点。 关键词：信号发生器；DDS；AT98S52；AD9850；频率； 浙江科技学院信息与电子工程学院 2013 届本科毕业设计（论文） II ABSTRACT This article describes the development of the signal generator, the status and development trends of direct digital frequency synthesis (DDS) technology at first, then introduces the principle of DDS structure and its main components. According to system requirements, more rational use of DDS technology, single-chip AT89S52 and AD9850 chip as the core, has designed a simple structure and excellent performance of the signal generator. Finally, there is a detailed analysis of the signal generator system architecture, hardware and software design and specific circuit implementation. The hardware portion of the signal generator consists of three modules, namely, single-chip main control module, DDS module and signal frequency display module. Some of the major software development based on MCU AT89S52 data processing and control procedures, as well as external communication signal generator program. Completing the pilot circuit board production, and through the debug board to realize the circuit is working properly. According to the results of final test, the system shows that the output signal waveform signal generator has high accuracy, bandwidth and other characteristics. Keywords: Signal Generator; DDS; AT98S52; AD9850; Frequency 浙江科技学院信息与电子工程学院 2013 届本科毕业设计（论文） III 目录 摘要 .I ABSTRACT.II 第 1 章 绪论.1 1.1 课题背景.1 1.2 课题的主要研究目的和意义.1 第 2 章 DDS 简介.3 2.1 DDS 结构.3 2.2 频率预置与调节电路.4 2.3 累加器.4 2.4 控制相位和控制波形的加法器.5 2.5 波形存储器.5 2.6 D/A 转换器.5 2.7 低通滤波器.6 第 3 章 系统整体设计方案.7 3.1 系统设计原理.7 3.2 总体设计框图.7 第 4 章 系统各模块组成.8 4.1 单片机控制模块.8 4.1.1 AT89S52 单片机介绍.8 4.1.2 AT89S52 功能特性描述.8 4.1.3 时钟电路.11 4.1.4 复位电路.11 4.2 按键控制模块.12 4.3 LCD 显示模块.13 4.4 AD9850 与单片机连接模块.13 4.4.1 AD9850 简介.13 4.4.2 AD9850 的控制字与控制时序.16 4.4.3 单片机与 AD9850 的接口.18 第 5 章 软件设计与硬件调试.20 浙江科技学院信息与电子工程学院 2013 届本科毕业设计（论文） IV 5.1 程序流程图.20 5.2 软件测试.21 5.3 硬件电路制作.21 5.4 硬件电路调试.22 第 6 章 结束语.27 致谢.28 参考文献.29 附录 1 原理图.30 附录 2 主程序代码.31 浙江科技学院信息与电子工程学院 2013 届本科毕业设计（论文） 1 第 1 章 绪论 1.1 课题背景 信号发生器1，它是一种悠久的测量仪器，最早出现于十九世纪 20 年代。 在 40 年代用于检测各种接收机的信号发生器出现了，使得信号发生器变成了定 量分析测量的仪器，从而改变了信号发生器以往定性分析测试的功能。信号发生 器发展速度很慢，因为之前信号发生器的结构繁琐，电路简单，而且功耗比较大。 信号发生器的快速发展，是在 60 年代以后由于函数发生器的出现。那时的信号 发生器几乎都是依据模拟电路原理来实现的，但是模拟电路漂移大，导致输出波 形幅度的稳定性差，同时模拟电路自身也存在着一些缺点，才使得如果想要输出 的信号波形复杂多样，就必须把电路结构设计的非常复杂。自从 70 年代的微处 理器问世以后，信号发生器的设计制作也有了非常大的变化，从而扩大了信号发 生器的功能，使得其能够产出较为复杂的波形。而这一时期，以软件为主设计的 信号发生器，能够产生多种简单的波形。但是软件控制波形的信号发生器有一个 主要缺陷，就是 CPU 的工作速度决定频率的高低使得其输出波形的频率很低。 如果想提高频率，则可以通过改进软件程序来减少其执行周期的时间或者提高 CPU 的时钟周期，但是这些办法是有局限性的，根本办法还是要对硬件电路进行 改进。 和现在数字化信号发生器的兴起的形势一样，信号发生器作为电子领域里不 可或缺的测量工具，它必然将朝着更加完善的方向发展。但是我们对于任何一种 测量仪器都要全方面的考虑其所适用的领域及其性价比。由于社会各领域有着不 同程度的需求，那些低成本制作的集成芯片信号发生器不可能在短期内被取代， 所以这样的信号发生器还是会比较广泛的应用 那些精确度要求不是很高的实验。 所以完整的信号发生器的设计还是有重要的实践意义和广阔的应用前景。 1.2 课题的主要研究目的和意义 此次设计要做的是 DDS 信号发生器，它作为基本的电子仪器，在电子领域 中有着广泛的应用。由于电子科学技术的快速发展，各方面的需要同时也要求它 要有越来越高的性能，此外，很多时候还需要两路的正弦信号在具有一样的频率 的同时，还要有较为明确的相位差值。 浙江科技学院信息与电子工程学院 2013 届本科毕业设计（论文） 2 如今在整个电子技术领域中，由于各种实验的需要，我们经常需要把一些信 号作为测量的输入信号，这就是所谓的信号源。随着社会的发展，对信号源性能 的要求也越来越高，不仅要能产生复杂多样的波形，而且还要有体积小、操作灵 活、可靠性高，因此要实现制作出高性能的信号源，必须在原有的基础上进行技 术创新。现在高性能的信号源大多都是利用 DDS2技术实现的，随着电子科学技 术的发展，DDS 技术也有了快速的发展。DDS 技术，即直接数字频率合成技术， 这是一种把数字信号处理技术引用到信号数字频率合成领域的一项新的技术，这 使得再次提高输出信号频率的稳定度提供了可能。与此同时，微电子技术的快速 发展，特别是单片机技术的发展，使得智能测量仪器也有了新的发展，它们的性 能也更加可靠，功能更加完善，智能的程度也在不断的提高。 DDS 技术的出现引发了频率合成技术领域的一次重要的革命。直接数字频率 合成器刚出现时，构成 DDS 元器件运行速度的限制以及数字化引起的噪声，这 两个主要缺陷阻碍了 DDS 的发展速度与实际应用范围。由于数字电子电路的快 速发展以及对直接数字频率合成技术的深入研究，使得 DDS 信号发生器的最高 输出频率已接近达到和锁相频率合成器差不多的水平。近几年以来直接数字频率 合成器得到了快速的发展，它以不同于其他频率合成技术的优越性能成为了当今 频率合成技术中的最佳选择。 如今，DDS 技术现在已经广泛应用于整个社会的电子电气领域，例如通讯、 雷达、电子对抗还有现代化的仪器仪表工业等其他领域。DDS 技术是从相位概念 作为出发点，直接合成所需要的波形的一项新的频率合成技术，它与传统的模拟 式产生波形的方法相比，具有频率转换速度快、相位变换连续、分辨率高、相位 噪声小、稳定度高、便于集成、控制灵活以及易于调整等诸多种优点。随着电子 科学技术的发展，各方面的需求对信号源频率在其稳定度、准确度以及频谱纯度 等方面要求也越来越高。由于 DDS 信号发生器是一种新类型的信号源以及整个 电子领域对其的需求，它俨然已成为了众多电子系统中必不可少的重要组成部分。 浙江科技学院信息与电子工程学院 2013 届本科毕业设计（论文） 3 第 2 章 DDS 简介 2.1 DDS 结构 1971 年，由美国学者 J.Tierney 等人撰写的“A Digital Frequency Synthesizer” 一文中，首次提出了凭借全数字技术，从相位概念作为出发点的直接合成所需要 波形的一种新的设计组成原理。但是局限于当时的技术和器件产业条件，它的性 能指标还不能够与现有的技术相比，所以没受到大家重视。近几年间，由于微电 子技术的迅速发展，使得直接数字频率合成器（Direct Digital Frequency Synthesis 简称 DDS 或 DDFS）3也得到了快速的发展。它借以不同于其它的频率合成方 法的优越性，在现代数字频率合成技术中有着举足轻重的地位。这些优越性具体 体现在相对带宽、频率分辨率高、频率转换时间短、输出相位连续、能够产生宽 带正交信号以及其他多种调制信号，而且能编程和全数字化，在控制方面也能做 到灵活方便，同时具有极高的性价比。DDS 信号发生器与传统的数字频率合成器 相比，它具有高分辨率、快速转换时间、低成本和低功耗等优点，并且在通信电 信与电子仪器仪表领域有着广泛的应用。 DDS 技术是以相位概念作为出发点的直接合成所需要波形的一种新的频率合 成技术。完整的直接数字频率合成器是由相位累加器、加法器、波形存储器、 D/A 转换器以及低通滤波器所构成的。DDS 的原理图如下框图所示： 相位累加器加法器波形存储器D/ALPF 频率控制字 K 相位控制字 P 波形控制字 W 参考信号 fc N 位 SnSt 图图 2-1 DDS 原理框图原理框图 如上图所示，相位累加器是由时钟频率 fc 控制，累加频率控制字长 K，同时 还有加上输出的 N 位二进制码和波形控制字 W、相位控制字 P，这些相加以后的 浙江科技学院信息与电子工程学院 2013 届本科毕业设计（论文） 4 结果作为波形存储器 ROM 的地址。然后对波形存储器进行寻址，波形存储器输 出 D 位的幅度码 Sn 经过 DAC 后，输出的就会是阶梯波 St，最后再经过 LPF 过 滤后就能够得到所需要的合成信号波形。波形存储器中所存放的幅度码决定了输 出信号的波形形状，所以通过改变 ROM 中幅度码的值，DDS 能够产生所需的任 意波形。在这里我们用 DDS 能实现正弦波和方波合成作为说明来介绍。 2.2 频率预置与调节电路 K 是频率控制字，同时它也叫相位增量。DDS 的数学方程为：f0=fc/2n，其 中 f0 是输出频率，fc 是参考时钟频率。在 K=1 时，输出的频率为 fc/2，此时频 率最低，但是 DDS 最大的输出频率是由奈奎斯特采样定理所决定的，即 K 最大 取值 2n-1 时，输出频率最高。所以，只要 n 的值足够大，DDS 的频率间隔就能 够足够的小。因此通过改变频率控制字 K 的值，就能够改变 DDS 的输出频率。 2.3 累加器 相位累加器是3由 N 位加法器和 N 位寄存器通过级联来构成，如下图所示： 寄存器 频率控制字 相位量化序列 图图 2-2 累加器框图累加器框图 在整个系统工作过程中，每当有一个时钟脉冲到来时，相位累加器会把 ROM 所输出的累加相位数据和频率控制字加起来，ROM 的数据输入端的数据就 是相加后所得到的结果。最后 ROM 会把相位累加器在前面一个时钟脉冲作用下 所得到的结果继续与频率控制字相加。这样一来，系统就会不断地进行相位累加， 直到相位累加器累加满，相位累加器加满后就会导致一次溢出，完成一个周期性 运作。 浙江科技学院信息与电子工程学院 2013 届本科毕业设计（论文） 5 2.4 控制相位和控制波形的加法器 改变相位控制字 P 的大小可以控制输出信号的相位参数的变化。在此，令相 位累加器字长为 N，而当相位控制字从 0 跳变到 P（P0）时，ROM 的输入相位 大小为相位累加器的输出和相位控制字 P 之和，这时输出的幅度编码相位的值就 会增加 P/2N，进而使得最后输出的信号波形发生相移变化。 同样地，通过改变波形控制字 W 的大小也可以控制输出信号的波形形状。 因为在 ROM 中，不同波形存储位置也是不同的，它们是分块存储的，因此当波 形控制字的大小发生改变时，相位改变后的地址和波形控制字之和就是 ROM 的 输入地址，因而，最后输出的信号会发生相位移动。 2.5 波形存储器 波形存储器3工作原理是把相位累加器输出的数据，用来作为波形存储器取 样的地址，从而进行波形的相位一幅值转换，也就是波形抽样幅值能在一定的时 间内确定出来。N 位能寻址的 ROM 可以看作是把 0360的正弦信号离散开来， 变成有 2N 个采样值的序列。如果 D 位数据位在波形存储器 ROM 中，那么波形 存储器 ROM 中 2N 个采样值幅值 D 位二进制的数值就会被固化，因此，不同的 地址就可以得到相应的相位不同正弦信号的幅值，其原理图入下图所示： ROM (波形存储器) 相位量化序列 地址 波形幅度量化序列 （数据） 图图 2-3 相位相位幅度变换原理图幅度变换原理图 2.6 D/A 转换器 D/A 数模转换器，它是将合成正弦波的数字量转换成为模拟量。在这里要引 起重视的是，D/A 转换器的分辨率越高，其合成的正弦波 St 的台阶数就会越多， 浙江科技学院信息与电子工程学院 2013 届本科毕业设计（论文） 6 从而使得输出波形的精度也就越高。这也是数字频率合成器对 D/A 数模转换器分 辨率的要求。 2.7 低通滤波器 在此，对 D/A 数模转换器所输出的阶梯波 St 进行频谱分析，可以得出在阶 梯波 St 中除了主频率 f0 外，同时还存在着分布在 fc，2fc 等它们两边f0 处的非 谐波分量，幅值包络称为辛格函数。所以，为了从中取出主频率 f0,就必须在 D/A 数模转换器的输出端连接入截止频率为 fc/2 的低通滤波器，从而过滤掉其他不需 要的波形，得到我们所需要的主频率 f0。 浙江科技学院信息与电子工程学院 2013 届本科毕业设计（论文） 7 第 3 章 系统整体设计方案 3.1 系统设计原理 本次设计采用 DDS 技术作为信号发生器设计制作核心技术的方案，是要求 设计出的系统能够输出可改变的信号波形类型，还要有能够输出可以通过数字控 制来改变大小的信号幅度和信号频率。由于 AD9850 芯片的 32 位频率控制字能 够由单片机编程控制处理，并能经过放大后加到数字衰减网络，从而实现信号幅 度、频率、类型以及输出等选项的全数字控制，所以我们选择 AD9850 芯片来设 计系统。 本系统主要由单片机 AT98S52、DDS 模块、A/D 转换模块等部分组成。整个 系统的核心部分是单片机 AT89S52，对其进行编程控制，然后通过对键盘进行扫 描读入相位信息，经 DAC 转换后输出到芯片 AD9850，最后输出所需波形。键盘 输入的数字信息经过 AT89S52 控制的 LCD1602 来显示。 3.2 总体设计框图 系统构成如下图 3-1 所示： 键盘 LCD1602 单片机 AD9850 低通滤波器 信号输出 图图 3-1 系统框图系统框图 浙江科技学院信息与电子工程学院 2013 届本科毕业设计（论文） 8 第 4 章 系统各模块组成 4.1 单片机控制模块 在本设计的主控制电路中，是以单片机 AT98S525为主体，再通过键盘扫描 读入输入相应的控制字，对 AD9850 写入相应的控制字，把整个系统连接起来， 使得体统正常工作输出各种所需的波形。单片机是在一块硅片上集成了中央处理 器 CPU、数据存储器 RAM、程序存储器 ROM、定时器/计数器以及多种 I/O 接口 电路等多种部件的微型计算机。 4.1.1 AT89S52 单片机介绍 单片机 AT89S52 是 Atmel 公司推出的一款在系统可编程的微型计算机，用户 可以对单片机 Flash 程序存储器中的代码进行编写修改，从而让单片机实现不同 的功能。其的主要性能有：能够和 MCS-51 单片机产品兼容；，一个全双工的串 行通信口；8K 字节在系统可编程 Flash 存储器，3 级安全保护；拥有 1000 次的擦 写周期和 256 字节的内部 RAM，另外还有 5 个中断源，使其能够在断电的情况 下执行中断操作。其最高的工作频率为 33MHz，工作电压为 4.05.5V，另外使用 双数字指针可以让程序运行的更快。 4.1.2 AT89S52 功能特性描述 AT89S526单片机是一种低功耗、高性能 CMOS8 位微控制器，AT89S52 具 有以下的标准功能：8k 字节的可编程 ROM、256 字节的 RAM、32 位 I/O 口线、 看门狗定时器、2 个数据指针、三个 16 位定时器/计数器、一个 6 向量的 2 级中 断结构、全双工的串行口、单片机内部的晶振和时钟电路。其中的 4 个 8 位的 I/O 口，分别作为 P0、P1、P2、P3。在每一个口中都有一个锁存器，一个输出驱 动和两个输入缓冲器。其实它们就是寄存器，且有字寻址和位寻址的功能。单片 机上 Flash 程序存储器允许系统可编程，也能用于常规的系统编程器。另外在单 片机上，拥有的 8 位 CPU，使得 AT89S52 成为众多控制系统能有高灵活、有效 解决方案的最佳选择。此外，AT89S52 能够降低到 0Hz 进行静态逻辑操作，同时 还支持 2 种软件可选择节电模式。CPU 在空闲模式下停止工作，但是此时还同样 浙江科技学院信息与电子工程学院 2013 届本科毕业设计（论文） 9 允许数据储存器、定时器/计数器、串口、中断继续工作。数据储存器的内容在掉 电保护方式下被保存，振荡器也在此时被冻结，单片机停止工作，直到下一个中 断或硬件复位单片机才重新开始工作。 AT89S52 的引脚结构如图所示： 图图 4-1 单片机单片机 AT89S52 引脚结构图引脚结构图 根据实际的需求，在此我们使用的是 PDIP 封装的单片机，其引脚功能7为： （1）输入/输出引脚（I/O 口线） P0.0P0.7:P0 口 8 位双向 I/O 口，占 3932 脚； P1.0P1.7:P1 口 8 位准双 向 I/O 口，占 18 脚； P2.0P2.7:P2 口 8 位准双向 I/O 口，占 2128 脚； P3.0P3.7:P3 口 8 位准双向 I/O 口，占 1017 脚。 P0 口作为输出口时，写入的数据信号输送到触发器的 CP 端，数据写入锁存 器，并从端口的引脚输出。在 P0 口作为通用的 I/O 口使用时，由于输出电路的 结构是漏极开路，所以要有高电平输出就必须在外部接入一个上拉电阻；而且 P0 进行一般的 I/O 输出时，一定要先向电路中的锁存器写入控制字“1”，使得输出驱 动电路 FET 截止，从而避免锁存器为“0”状态时对引脚读入数据的干扰。 P1 口基本上是用来作为通用 I/O 口使用的，所以其和 P0 口在电路结构上有 一些不同之处：第一点它不再需要多路转换电路 MUX；第二点是其电路的内部 结构由上拉电阻和场效应管一起组成输出驱动电路。所以，P1 口用作为输出口时， 浙江科技学院信息与电子工程学院 2013 届本科毕业设计（论文） 10 已经为电路提供了上拉电流负载，因此就不需要在外部接入上拉电阻。另外把 P1 口作为输入口使用时，与 P0 口有相似之处，也一定要先向电路中的锁存器写入 控制字“1”，使输出驱动电路的 FET 截止。 与 P1 口相比，P2 电路多一个多路转换电路 MUX，此外 P2 口也可以作为通 用 I/O 口使用。通常情况下，P2 口是作为高位地址线使用的，此时多路转换电路 开关应倒向相反方向。对 P2 端口写入控制字“1”时，内部上拉电阻把端口拉高， 此时可以作为输入口使用。而 P2 口作为输入使用时，由于内部电阻的原因，被 外部拉低的引脚将会输出电流。在 flash 编程和校验时，P2 口也会接收高 8 位地 址字节和一些控制信号。 P3 口能适应引脚信号第二功能的需要，增加了第二功能控制逻辑。把 P3 口 作为通用 I/O 使用时，第二功能信号引脚应保持高电平，与非门开通，以保证从 锁存器到输出端的数据输出连续。当输出第二功能信号时，锁存器要写入“1”，使 与非门对第二功能信号的输出通畅，借以实现第二功能信号的输出。对于第二功 能为输入的信号引脚，在口线的输入通路上增加了一个缓冲器，输入的第二功能 信号就从这个缓冲器的输入端取得。不管是在 P3 口作为输入口使用时还是在第 二功能信号输入时，输入电路中的锁存器输出和第二功能输出信号线都应保持高 电平。 （2）控制口线 PSEN(29 脚)：外部程序存储器读选通信号；ALE/ PROG(30 脚)：地址锁存允许/编程信号；EA /VPP(31 脚)：外部程序存储器地址允许/固化 编程电压输入端；RST/VPD(9 脚)：RST 是复位信号输入端,VPD 是备用电源输入 端。 （3）电源及 VCC(40 脚)：电源端+5V；GND(20 脚)：接地端； XTALl、XTAL2(1918 脚)： 时钟电路引脚。当使用内部时钟时，这两个引脚 端外接石英晶体和微调电容；当使用外部时钟时，用于外接外部时钟源。 浙江科技学院信息与电子工程学院 2013 届本科毕业设计（论文） 11 4.1.3 时钟电路 图图 4-2 时钟电路时钟电路图图 单片机的时钟电路7如上图所示，它是用于产生单片机工作所需要的时钟信 号，而单片机其本身就是一个复杂的同步时序电路。为了保证其能够同步工作， 电路就必须严格地在一定的时钟信号控制下按照时序进行同步工作。在单片机 AT98S52 的内部有一个很大增益反相放大器，其输入端的引脚是 X1，其输出端 为引脚是 X2。为了实现电路的功能，可以在 X1 和 X2 之间跨接晶体振荡器和微 调电容，这样我们得到了一个稳定的自激震荡电路。在一般情况下，电容 C1 和 C2 大约取 30pf，晶振的振荡频率范围是 1.212MHz，我们取 12.00MHz 即可。 4.1.4 复位电路 AT89S52 的外部复位电路8有上电自动复位和手动按键复位。单片机复位是 使 CPU 和电路中的其他功能都处于一种确定的初始状态。这是由上电复位电容 充电来实现。按键电平复位电路是在 RC 复位电路的基础上接一个有下拉电阻 10K、上拉电容 10uf 接 VCC，电源由开关连接到复位引脚并和上拉电容并联。上 拉电容支路则是在“上电”瞬间实施复位操作；开关通过和一个 10K 的下拉电阻连 接分压，从而使对单片机能够实现按键电平复位。电路图如下图所示： 浙江科技学院信息与电子工程学院 2013 届本科毕业设计（论文） 12 图图 4-3 复位电路图复位电路图 4.2 按键控制模块 图图 4-4 键盘控制电路图键盘控制电路图 通过键盘输入控制字对波形频率的输出进行控制,其电路图如上图所示。按键 从上至下依次是复位键、幅度调制键、上加键和下减键，它们对应接入单片机上 的引脚。 浙江科技学院信息与电子工程学院 2013 届本科毕业设计（论文） 13 4.3 LCD 显示模块 在本设计中用的液晶显示器9是 LCD1602。其具有功耗低、体积小等诸多优 点，广泛在各种仪器仪表产品中用作显示部分。如图为 LCD1602： 图图 4-5 LCD1602 引脚图引脚图 1602 采用的是标准 16 脚接口，其中： 第 1 脚：VSS 为接地引脚 第 2 脚：VCC 接 5V 电源正极 第 3 脚：V0 为液晶显示器调整对比度的引脚，其接入电源正极时对比度最 弱，接地时对比度最高，同时可以接入一个 10K 的电阻调整对比度。 第 4 脚：RS 为选择寄存器引脚。在高电平时选择数据寄存器，在低电平时 选择指令寄存器。 第 5 脚：RW 为读写信号引脚，高电平时读取信息，低电平时写入信息。 第 6 脚：E(或 EN)端为使能端引脚，高电平时读取信息，负跳变时执行指令。 第 714 脚：DB0DB7 为 8 位双向数据端。 第 1516 脚：背景灯电源引脚。15 脚背光正极，16 脚背光负极。 浙江科技学院信息与电子工程学院 2013 届本科毕业设计（论文） 14 4.4 AD9850 与单片机连接模块 4.4.1 AD9850 简介 近几年来，由于迅速发展的数字技术,DDS 技术也发生了日新月异的变化。 AD9850 就是运用 DDS 技术制作的集成度很高的频率合成器，它是由美国的 AD 公司研发的。AD9850 的最高时钟为 125 MHz、采用先进的 CMOS 技术10的直 接频率合成器，主要由可编程 DDS 系统、高性能模数变换器和高速比较器 3 部 分构成，能实现全数字编程控制的频率合成。 图 4-6 为 AD9850 的引脚图,图 4- 7 为其系统结构框图。 1 2 3 4 5 6 7 8 9 10 11 12 13 1415 16 17 18 19 20 21 22 23 24 25 26 27 28D3 D2 D1 LSB D0 DGND DVDO W_CLK FQ-UD CLKIN AGND AVDD RSET QOUT QOUTB D4 D5 D6 D7 MSB DGND DVDO RESET IOUT IOUTB AGND AVDO DACBL(NC) VINP VINN 图图 4-6 AD9850 管脚排列图管脚排列图 微 控 制 器 相位控 制字 频率控 制字 相位累加器 相位寄 存器 正弦查 询表 比较器 DAC LPF 方波输出 正弦波输出 图图 4-7 AD9850 组成框图组成框图 浙江科技学院信息与电子工程学院 2013 届本科毕业设计（论文） 15 在 AD9850 的内部有可编程的 DDS 系统11，还有高速的比较器。这就使 得其能够实现由全数字编程控制来合成频率。相位累加器是可编程的 DDS 系统 的核心，其中包括一个加法器和一个 N 位的相位寄存器，N 的值通常在 2432 之间。正弦查询表地址上输入的数据是相位控制字和相位寄存器的输出相加后 得到结果。正弦查询表是通过把输入地址的相位信息转换成正弦波的幅度信号 使得 DAC 输出模拟量。当一定数量的时钟脉冲经过相位寄存器之后，整个系统 就会恢复到初始状态。与此同时，与之对应的正弦查询表也是经过了一次循环， 使得恢复到了最初的状态，进而使系统输出一个正弦波。 AD9850 使用的是 32 位的相位累加器11，它把信号分成 14 位，继而再送 入到正弦查询表。信号从正弦查询表输出来以后，再次被分成 10 位，然后在输 送到 DAC，最后两个互补的电流时从 DAC 输出来。输出的电流通常是经过一个 外接电阻来调节，其大小值一般为 3.9K。而输出的方波通过 DAC 输出的信号经 过低一个通滤波器后，再连接到 AD9850 的内部高速比较器后得到的。32 位频 率控制字在 125MHz 的时钟频率下能够让 AD9850 输出分辨率达到 0.0291Hz 的 频率，同时还有 5 位相位控制位,使得相位能够按照相位增量 180、90、45、 22.5、11.25或这些值之间的组合进行调整大小。 比较器上即可直接输出一个抖动很小的方波。其系统功能如图所示。 浙江科技学院信息与电子工程学院 2013 届本科毕业设计（论文） 16 32位频 率控制 字 相位控 制字 频率/相位数 据寄存器 数据输入寄存器 并行 输入 高速DDS 10位 DAC 参考时钟输入 主复位 频率更新 及数据寄 存器复位 字装入时钟 1位*4 0串 行输入 8位*5并 行输入 比较器 CLOCK OUT CLOCK OUTB 模拟输入 模拟输出 DAC RESET AD9850 频率,相位和控制数据输入 +VccGND 图图 4-8 AD9850 系统内部结构图系统内部结构图 4.4.2 AD9850 的控制字与控制时序 AD9850 是拥有 40 位控制字的 DDS 控制系统13，并且这 40 位控制字是能 够通过并行方式或者是串行方式输入到 AD9850 当中。 其中的 32 位控制字是用 于对频率的控制,5 位控制字是用于对相位的控制, 2 位控制字是用来选择工作方 式，还有 1 位是用来控制电源休眠。 图 4.9 是控制字并行输入控制的时序图, 在并行输入的方式中,是通过 8 位总 线 D0D7 把数据输入到寄存器中,然后在重复输入了 5 次之后，把 40 位的数据 在 FQ-UD 上升沿处从输入寄存器输送到频率/相位数据寄存器，也就是更新了 DDS 输出信号的频率和相位,与此同时，地址指针也被复位到第一个输入寄存器 当中。紧接着将 8 位的数据在 W-CLK 的上升沿输入,同时还要让指针指向下一 个输入寄存器。同样地，在经过连续 5 个 W-CLK 上升沿后, W-CLK 的边沿就没 有任何影响了,除非地址指针被复位信号或 FQ-UD 上升沿复位到第一个寄存器。 浙江科技学院信息与电子工程学院 2013 届本科毕业设计（论文） 17 DATA W0W1W2W3 W4 W_CLK FQ_UD REF CLK COS OUT TWH TWL TPD TPL TPH TCF VALID DATA 图图 4-9 控制字并行输入的时序图控制字并行输入的时序图 图图 4-10 控制字串行输入的时序图控制字串行输入的时序图 图 4-10 是相应的控制字串行输入的控制时序图。当使用串行输入的方式时, 25 引脚的一位数据通过 W-CLK 上升沿串行移入系统。在移动了 40 位数据后,使 用一个 FQ_UD 脉冲信号就能更新输出的频率和相位大小。AD9850 的复位信号 是电位在高电平的时候有效,同时脉冲的宽度不能小于 5 个参考时钟周期。在通 常情况下，AD9850 的参考时钟频率都会比单片机的时钟频率要高,所以 AD9850 的复位端能够直接和单片机的复位端相连。 表表 4-1 AD9850 串行装载的数据结构表串行装载的数据结构表 位代号功能位代号功能位代号功能位代号功能 浙江科技学院信息与电子工程学院 2013 届本科毕业设计（论文） 18 W0 Freq-b0 (LSB) W10Freq-b10W20Freq-b20W30Freq-b30 W1Freq-b1W11Freq-b11W21Freq-b21W31 Freq-b31 (MSB) W2Freq-b2W12Freq-b12W22Freq-b22W32Control W3Freq-b3W13Freq-b13W23Freq-b23W33Control W4Freq-b4W14Freq-b14W24Freq-b24W34 Power- Down W5Freq-b5W15Freq-b15W25Freq-b25W35 Phase-b0 (LSB) W6Freq-b6W16Freq-b16W26Freq-b26W36Phase-b 1 W7Freq-b7W17Freq-b17W27Freq-b27W37Phase-b 2 W8Freq-b8W18Freq-b18W28Freq-b28W38Phase-b 3 W9Freq-b9W19Freq-b19W29Freq-b29W39 Phase-b4 (MSB) 在表 4-1 中，通过改变 W0W31 位这 32 位的频率控制字的内容就能够改 变 AD9850 的输出频率。位 W32 和 W33 通常用于工厂测试，这两位应赋 0。位 W34 是用来控制 AD9850 的上电和掉电，通过控制这一位置使其置 1 来实现掉 电。位 W35W39 的 5 位是相位控制字，通过改变它们的内容就可以改变 AD9850 的输出相位大小。在进行串行装载时，AD9850 的 D7 引脚和 W_CLK 引脚就可以组成同步串行接口，这个接口能够和单片机 AT89S52 直接相连。另 外，40 位的控制/数据字是由 AD9850 的 D7 引脚在 W_CLK 引脚的脉冲信号上 浙江科技学院信息与电子工程学院 2013 届本科毕业设计（论文） 19 升边沿作用下分 40 次依次装入，其中 W0 在前，W39 在后。40 位控制/数据字 的装载完成后，FQ_UD 引脚的脉冲信号上升沿就会再次刷新 AD9850 的工作状 态，同时使寄存器的指针复位，准备下一次位控制/数据字的装入。 4.4.3 单片机与 AD9850 的接口 本次设计在这里要实现的是对 DDS 的控制13，但是用单片机来实现比用 微机实现有很多明显的优点，例如在编程控制上简便、接口简单，而且制作的 成本也比较低,还更容易实现小型化的系统制作,所以通常情况下是使用 MCS51 单片机用来控制向 AD9850 芯片发送控制字。单片机与 AD9850 连接有两种方式， 一种是并行方式,另一种是串行方式。由于使用并行方式能更好的发挥 AD9850 芯片的性能，所以在此我们使用的是并行方式把单片机和芯片相连接。图 4.11 是 I/O 方式并行接口的电路图,AD9850 芯片的 D0D7 数据接口与单片机上的 P