开题报告-基于FPGA的数字示波器设计.doc

毕业设计开题报告题 目： 基于FPGA的数字示波器设计 学生姓名： 学 号： 专 业： 电子信息工程 指导教师： 2015年4月4日 7 毕业设计开题报告1. 结合毕业设计课题情况，根据所查阅的文献资料，每人撰写2000字左右的文献综述：1.1 选题的目的意义不管是海浪、地震、音爆、爆炸、声音通过空气传播、还是人体运动的自然频率，自然界都以正弦波的形式运动。能量、振动粒子及其它看不见的力分散在我们的物理空间中。即使是光线（部分是粒子、部分是波）也有基础频率，可以作为色彩进行观察。传感器可以把这些力转换成电信号，然后可以使用示波器观察和分析这些信号。通过使用示波器，科学家、工程师、教育工作者等等可以“看到”随时间变化的事件。对设计、制造或维修电子设备的任何人来说，示波器都是一种不可或缺的工具。在当前快节奏的世界中，工程师需要最优秀的工具，来迅速准确的解决面临的测量挑战。作为工程师的眼睛，示波器在迎接当前棘手的测量挑战方面至关重要。示波器的用途并不仅限于电子领域。在安装适当的传感器时示波器可以测量各类现象。从物理学到维修技师，每个人都离不开示波器。汽车工程师使用示波器，把来自传感器的模拟数据与来自发动机控制单元的数据关联起来。医学研究人员使用示波器测量脑电波。示波器的用途可以说是无穷无尽的。1.2 示波器的发展历程从第一台商业示波器出现到今天，已有50余年的历史，期间的发展大致可以分为三个阶段。20世纪30到50年代是电子示波器阶段。到1958年示波器的带宽达到了100MHz后便停滞不前。1957年美国休斯飞机制造研制成功了记忆示波器；1959年美国鲁米特龙公司生产出由R.休格曼研制的取样示波器。20世纪60年代是晶体管示波器阶段。由于采用了晶体管器件，示波器的带宽在驻足9年之后终于突破100MHz达到了150MHz，到了1969年又跃至300MHz。同年，取样示波器的带宽达到了18GHz的高峰。20世纪70年代是集成化示波器阶段。集成电路技术为示波器的小型化和向高性能、高可靠发展创造了条件。1971年问世的微处理器，更为示波器的智能化增添了双翅。1971年，示波器的带宽提高到500MHz，1979年达到了1GHz的高峰。1972年，第一台数字存储示波器诞生，它对示波器的发展产生了重大的影响。1973年，同时出现的逻辑状态分析仪和逻辑定时分析仪标志着“示波”测量已经跨入了数字领域。1974年发表了带微处理器的示波器，从此示波器的发展进入了一个崭新阶段。80年代以来，示波器正朝着数字化、智能化方向飞速的发展，示波器面貌日新月异，新产品层出不穷。我国在1949年以前，示波器工业是一片空白，仅有少数厂商做一些进口示波器的维修工作。1950年，我国开始研制示波器，并于1951年初完成了实验样机。当时这台用于观察“生物电信息”的示波器成为我国自己研制的第一台示波器。1951年上海成立新建电议工业社，当时职工仅6人从事示波器和其他电子测量仪器的开发和生产。从1951年开始先后研制生产了103型、105型、113型、125型示波器。1957年，新建电议工作室更名为新建电子仪器厂，1967年又改名为上海无线电二十一厂。示波器的“新建”牌商标一直沿用至今。1.3 数字示波器的主要技术和研究重点目前，数字示波器市场上的主流产品仍然是国外产品。其中美国TEK公司的示波器一直处于领先地位，被世界公认为示波器的权威。进来TEK推出的TDS系列示波器具有独特的保证信号高保真度的获取结构，能够利用最先进的触发系统，提供快速瞬态信号或重复信号的多通道获取，显示和所有测量的有效修正。TDS2012示波器具有100MHz的带宽，1GS/s等效采样率，记录长度可达2.5K，内部采取高保真读的获取技术，操作简单。力科公司在示波器方面世界排行第三，它也推出了各个型号的示波器，并具有独特的特点，能够自动测试32种参数。如：LC534A/LC574A数字示波器带宽为1GHz，采样速率4GS/s。由于该示波器采用了96MHz的POWER PC603e处理器、8到64Mbyte的系统ram,1Mbyte的视频存储器、32kbyte的高速缓存和只能化存储器管理系统，它能快速刷新波形、动态分配处理器、采集存储器和运算存储器的资源，保证示波器资源的最佳利用。本次设计要制作一款面向学生的低成本，便携式示波器（图1.1）。示波器的带宽不必很宽，耐压不必太高，能够满足学生的需求即可。图1.1 低成本、便携示波器参考文献1 赵中义.示波器原理、维修与检定M.电子工业出版社,19902 伟明.基于FPGA电路重构技术的电子系统设计.仪表技术与传感器,20063 宏森.多功能智能电子钟的设计.兵工自动化,20054 徐慧敏，安德宁.数字逻辑设计与VHDL描述.北京：机械工业出版社,20025 林敏，方颖立.VHDL数字系统设计与高成次综合.北京：电子工业出版社,20036 潘松，王国栋.VHDL实用教程.成都：电子科技大学出版社,20017 John F.wakerly 著，林生，金京林，葛红，王腾译.数字设计原理与实践（原书第3版）.机械工业出版社,20038 Uwe Meyer-Baese 著,刘凌，胡永生译.数字信号处理的FPGA实现.清华大学出版社,20039 James H.McClellan，Ronald W.Schafer，Mark A.Yoder著，数字信号处理引论.科学出版社,200310 邓颖，陈光禹.高速数字存储示波器的数字滤波器设计与实现.仪表技术，No.6,200411 夏永君.基于DSP的便携式数字测量设备设计C.南京航空航天大学12 Keunoh Park and Jaehong Park.Time-to-digital converter of very high pulse stretching ratio for digital storage oscilloscopes.REVIEW OF SCIENTIFIC INSTRUMENTS.1992(2)13 C.W.Sobczynski. 25ps Resolution, 12-bit, 64 Channel FASTBUS Time-to Digital Converter. IEEE Transactions on Nuclear Science, vol.36, February 1989. 本课题要研究或解决的问题和拟采用的研究手段及途径：2.1 数字示波器的设计要面临两大问题： 1）如何将采集到的信号的失真度降到最低； 2）如何高速存储和处理被采集到的波形数据。2.2 设计方案为了得到可靠的结果，设计采用了如下的方案（图2.1）：图2.1 数字示波器方案图可以由图中看到，两个通道的数据采集是通过电子开关的切换分时进行的：在AD采集一个通道的数据时，FPGA可以有足够的时间进行另一个通道的数据处理，这样两个通道的设计就比较经济。输入的探头和输入级的电阻和电容组成了阻容匹配分压，这样的衰减可以克服输入探头本身的寄生电容造成的信号形变，无失真的将信号传输到后级的运算放大器。设计中使用的运算放大器是结合系统带宽选择的，程序可以控制运放的增益，无论输入信号什么范围，在通过程控运放后都会被转换到1.5V到3.5V，以适合后级AD的输入电压。运放的增益取决于其引脚的电压，FPGA输出的PWM通过一个低通滤波器，产生的可变直流电压可以完成运放的增益控制。方案使用一片8位，60MHz的流水线型的AD转换器，较并行比较型和逐次比较型AD而言，既保留了较高的采样速度，又照顾了设计成本。整个系统的主控芯片FPGA是Altera公司的Cyclone系列，内部有2910个LEs，7488byte的RAM，一个锁相环，支持最高时钟频率275MHz。同时FPGA内部嵌入一个高速FIFO存储器，用于接收和存储来自AD采集来的数据，缓和AD高速采样和处理器处理速度之间的矛盾。另外，波形的触发工作也由FPGA完成，并将处理好的数据通过串行口传至蓝牙发送。蓝牙部分采用Bluetooth Low Energy系列的芯片，在保证正常的通信质量的情况下，降低发射系统的功耗。 设计采用一节3.7V的锂电池供电，并通过各种电压变换设备给系统的各个部分提供电源