毕业设计（论文）-基于VHDL的VGA的显示控制设计.doc

【内容提要】 本文介绍了一种利用可编程器件 FPGA 实现 VGA 接口显示器的 VHDL 设计方案，利用 FPGA 设计 VGA 接口，可以将要显示的数据直接送到显示器上显示，省去了计算机的处理过程，能加快数据的处理速度和节约硬件成本。本文还详细讨论了用 VHDL 设计VGA扫描时序的方法，使图像能够在屏幕上任意位置显示，并使之在PS/2接口的键盘的按键控制下移动。【关键字】 VGA VHDL FPGA EDA【Abstract】This paper introduces a VGA interface display panel by using FPGA with VHDL program. Useing FPGA to design VGA interface, we can put the datas that we want to display to the display panel directly. In this way , it can cut down the process of PC, and pick up the time of do with the data and saving the expense of hardware. In this present paper , we also discuss the methodology of VGA scanning timing designed by VHDL to make the image display in any place in the panel , and to use the keyboard of PS/2 interface to control the image to move.【Keywords】 VGA VHDL FPGA EDA目 录内容提要 .第1章 概 述 第1节 选题背景 1.1.1 显示技术1.1.2 EDA技术第2节 毕业设计任务与总体方案设计 1.2.1任务目标1.2.2总体方案的设计第3节 论文结构第2章 硬件设计介绍第1节 FPGA原理及其特点第2节 图像显示原理第3节 VGA显示接口原理2.3.1 VGA接口引脚定义2.3.2 VGA设计参数2.3.2.1 VGA工业标准2.3.2.2 VGA信号时序第3章 VGA显示接口软件设计第1节 关于应用VHDL的EDA过程第2节 VGA彩条显示设计第3节 彩色图像移动的设计第4章 毕业设计结果分析与心得第1节 毕业设计的测试结果第2节 毕业设计过程中出现的问题与解决方案第3节 毕业设计心得参考文献致谢附录：外文资料和英文翻译附录：开题报告附录：中期检查表第一章 概 述第1节 选题背景1.1.1 显示技术现代显示技术追求的目标是清晰、准确、实时、直观、方便、节能、携带信息量大，甚至要求彩色和立体化。在信息显示技术中，人们发现了信息数字化的重要意义和作用，数字化后的信息更准确，更易于传输和处理。很多信息可以直接由数字表示，而数字显示成为信息显示的重要内容。在社会生活的所有领域，都可以见到各种各样的显示技术成果。无论是在身边、在家里，还是在办公室、商店、码头、车站；小到电子表、计算器，大到巨型广告显示牌、电视墙，各种各样的显示设备大大小小，林林总总，似夏夜星空，争相辉映。人们无时无刻不在享受着现代显示技术提供的服务。对计算机系统而言，显示设备是不可缺少的外部设备。计算机通过显示器，将载荷信息的电信号转化为肉眼能直接看到的光信号，如字符、图形和图像。其快速、直观、无机械噪声等突出特点，使之成为人机对话的重要窗口。通过显示设备，操作者输入到计算机的指令数据、计算机给操作者提供的提示信息及运算结果都可以及时得到。显示器按照显示屏的结构形式可以分为CRT显示器和平板显示器两种。CRT显示器是发展最早、应用最广、技术最成熟的显示设备。其按显示标准可分为MDA(Monochrome Display Adapter)显示器，即单字符显示器；CGA(Color Graphics Adapter) 显示器，即彩色图形显示器；EGA（Enhanced Graphics Adapter）显示器，即增强型图形显示器；VGA（Video Graphics Array）显示器，即视频图形阵列显示器；SVGA（Super Video Graphics Array）显示器，即超视频图形阵列显示器。VGA（视频图形阵列）作为一种标准的显示接口得到广泛的应用。依据VGA显示的原理，“抛弃”VGA显示专用芯片，利用FPGA(现场可编程门阵列)设计VGA接口对于更深入学习接口技术有很大的帮助，同时可以将要显示的数据直接送到显示器上显示，省去了计算机的处理过程，能加快数据的处理速度和节约硬件成本。以硬件描述语言VHDL对可编程器件进行功能模块设计、仿真综合，可实现VGA显示控制器显示各种图形、图像、文字，并实现了动画效果。1.1.2 EDA技术随着科学技术的发展，电子产品的更新换代进一步加快，现代电子设计技术已进入一个全新的阶段。从中小规模的通用集成芯片构成电路系统，到应用微处理器、单片机构成数字系统，这一过程克服了中小规模集成电路在系统设计中的一些缺点，同时也为电子设计技术提供了一种软件设计的手段。然而，随着大规模和超大规模可编程逻辑器件在EDA技术支持下的广泛应用，使电子系统设计发生了质的变化。EDA技术是从计算机辅助设计CAD、计算机辅助制造CAM、计算机辅助测试CAT和计算机辅助工程CAE等技术发展而来的。它以计算机为工具，设计者只需对系统功能进行描述，就可在EDA工具的帮助下完成系统设计。EDA技术为电子产品的设计和开发缩短了时间，降低了成本，提高了系统的可靠性。EDA是电子设计自动化( Electronic Design Automation )的缩写。由于它是一门刚刚发展起来的新技术，涉及面广，内容丰富，理解各异，所以目前尚无一个确切的定义。但从EDA技术的几个主要方面的内容来看，可以理解为：EDA技术是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计电子系统到硬件系统的一门新技术。可以实现逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化，逻辑布局布线、逻辑仿真。完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片。硬件描述语言( HDL )是EDA技术的重要组成部分，是EDA设计开发中的很重要的软件工具。VHDL即：超高速集成电路硬件描述语言，乃现今作为电子设计主流硬件的描述语言。它具有很强的电路描述和建模能力，能从多个层次对数字系统进行建模和描述，从而大大简化了硬件设计任务，提高了设计灵活性和可靠性，用VHDL进行电子系统设计的一个很大的优点是设计者可以专心致力于其功能的实现，而不需要对不影响功能的与工艺有关的因素花费过多的时间和精力。现场可编程门阵列FPGA是20世纪80年代出现的一种新型可编程逻辑器件。它由若干独立的可编程逻辑模块组成，用户可以通过编程将这些模块连接成所需要的数字系统。第2节 毕业设计任务与总体方案设计1.2.1 任务目标实现基于VHDL的VGA接口的设计，这是基于VHDL的VGA接口和PS/2接口控制设计的一部分。整个设计所要实现的目标是，在GW48型EDA试验开发系统的平台上，用VHDL对FPGA芯片编程，能构在显示器上显示出图像，使图像通过按键和时钟频率发生移动，最终与PS/2接口键盘的设计结合，通过键盘上上下左右的按键来移动屏幕上的图形，实现一个小动画。系统电路原理图见下图1。1.2.2 总体方案的设计首先要熟悉硬件描述语言及其的输入编辑器：ALTERA的MAX + PLUS10.0 和Quartus5.0。掌握VGA接口的引脚定义，在显示器上显示横竖彩条及棋盘格,并对其输出信号（R、G、B、HS、VH）进行时序仿真。了解VGA彩色显示器（640480/60Hz）工业标准，掌握其行场扫描时序。能构在屏幕上实现任意的固定的一点，并在此基础上通过实验箱上的按键使图像发生移动，以及通过时钟频率使图像连贯的移动。最后通过接受到键盘的代码即对U2模块的编程，使图像移动。第3节 论文结构本论文共分四章，各章主要内容介绍如下： 第一章 概述：简要介绍了选题背景，毕业设计的任务，总体设计方案以及论文 结构。 第二章 基于VHDL的VGA接口设计的硬件介绍：详细介绍了EDA的工作平台，FPGA的原理和特点，图像显示原理及VGA接口引脚定义，了解了VGA工业标准，计算出行场扫描时序。第三章 基于VHDL的VGA接口设计的软件设计：详细介绍了行场扫描时序的VHDL程序，掌握VGA彩条设计方法，通过按键和时钟控制图像移动的设计方法，以及结合PS/2接口的键盘，实现用键码来控制图像的移动。第四章 毕业设计结果分析与心得：给出了本设计的测试的结果，对毕业设计过程中出现的问题进行总结，对仍然存在的一些典型问题进行分析并提出解决方案。 第二章 基于VHDL的VGA接口设计的硬件介绍第1节FPGA原理及其特点现场可编程门阵列FPGA是20世纪80年代出现的一种新型可编程逻辑器件。它由若干独立的可编程逻辑模块组成，用户可以通过编程将这些模块连接成所需要的数字系统。因为这些模块的排列形式和门阵列(Gate Array)中单元的排列形式相似，所以沿用了门阵列的名称。FPGA属高密度的PLD,其集成度非常高,多用于大规模逻辑电路的设计。FLEX 10K是FPGA系列之一。它是业界第一个嵌入式PLD产品。FLEX（可更改逻辑单元阵列）采用可重构的CMOS SRAM单元，其结构集成了可实现通用多功能门阵列所需的全部特性。FLEX 10K系列器件的容量可达25万门，因此能够高密度、高速度、高性能地将整个数字系统，包括32位多总线系统集成于单个器件之中。FLEX 10K器件的特性如下：（1） 嵌入式可编程器件可提供集成系统与单个可编程逻辑器件性能；（2） 密度高，可提供1万25万个可用门、614440960位内部RAM；（3） 功耗低：多数器件在静态模式下的电流小于0.5mA，可在2.5V、3.3V或5.0V电压下工作；（4） 速度高：时钟锁定和时钟自举选项可分别用来减少时钟延时/过冲和时钟倍频；器件内含树形分布式低失真时钟，并具有快速建立时间和时钟到输出延时的外部寄存器；具有灵活的互连方式，采用快速、互连延时可预测的快速通道连续式分布结构，可实现快速加法、计数、比较等算术逻辑功能的专用进位链；（5） 并可实现高速、多输入逻辑功能的专用级联链；同时还可实现内部三态总线的三态模拟；具有多达六个全局时钟信号和四个全局清除信号；（6） 支持多电压I/O接口，遵从PCI2.2总线标准；（7） 具有多种配置方式和多种封装形式。本设计中所采用的芯片FLEX EPF10K10LC84-4 FPGA，为美国ALTERA公司的FLEX10K系列器件的一种, 它的等效门数为1万门，内建6144字节RAM，可用的I/O管脚达到134个，核心电压5V。第2节图像显示原理无论是在计算机中还是在电视系统里，图像都是由像素组成的，每个像素具有不同的灰度。图像经数字化后，根据不同的精度要求将每个像素用不同的比特数表示。对于彩色图像，一般用R、G、B 3个8比特的数据分别表示红、绿、蓝。这样，每种颜色就有2256级灰度，3种颜色不同灰度的组合形成了各种各样的颜色；而对于灰度图像而言，只需要用1个8比特的数据表示256级单一黑白灰度。对于一幅 512 512的灰度图像，其所有像素占用的数据为：512 51282 Mbit 。如果作为一幅静止图像存储于计算机中，则还要加上一些文件头和文件尾等数据，按照一定的格式形成文件。如果要送到显示器上显示，则要按照不同的刷新率和垂直刷新率产生相应的行同步和场同步，同时按一定的时钟频率将所有像素依次送往显示器。常见的彩色显示器，一般由CRT（阴极射线管）构成，彩色是由G、R、B三基色组成。显示是用逐行扫描的方式解决，阴极射线枪发出电子束打在涂有荧光粉的荧光屏上，产生GRB三基色，合成一个彩色像素。扫描从屏幕的左上方开始，从左到右，从上到下，进行扫描，每扫完一行，电子束回到屏幕的左边下一行的起始位置，在这期间，CRT对电子束进行消隐，每行结束时，用行同步信号进行行同步；扫描完所有行，用场同步信号进行场同步，并使扫描回到屏幕的左上方，同时进行场消隐，预备下一场的扫描，如图2。图2 VGA行场扫描图第3节 VGA显示接口原理2.3.1 VGA接口引脚定义VGA接口是与显示器进行通信的唯一接口，其接口为15针的D形插头，图3为VGA接口15针引脚。VGA彩色显示器（640480/60Hz）在显示过程中所必需的信号，除R、G、B三基色信号外，还有两个至关重要的信号：行同步信号（HS）和场同步信号（VS）。通过对硬件进行编程，输出标准的VGA信号，通过VGA 接口输出至显示器，可具有显示驱动程序的能力，驱动显示器显示图像信号。VGA 接口只需使用其中的5个引脚,它引脚参见表1。图3 VGA 15针公插座表1 VGA接口的引脚一览表。引脚引脚名称注释1RED红基色2GREEN绿基色3BLUE蓝基色4ID2地址码5GND接地6RGND红地7GGND绿地8BGND蓝地9KEY保留10SGND数字地11ID0地址码12ID1 or SDA地址码13HSYNC or CSYNC行同步14VSYNC场同步15ID3 or SCL地址码2.3.2 VGA设计参数2.3.2.1 VGA工业标准对于三基色信号（G、R、B）、行同步信号（HS）、场同步信号（VS）这5个信号的时序驱动， VGA显示器要严格遵循“VGA工业标准”，即64048060Hz模式。通常我们用的显示器都满足工业标准，因此我们设计VGA控制器时要参考显示器的技术规格。VGA工业标准所要求的频率：时钟频率（Clock frequency）：25.175M Hz（像素输出的频率）；行频（Line frequency）：31.469K Hz；场频（Field frequency）：59.94 Hz（每秒图像刷新频率）。2.3.2.2 VGA信号时序由以上的时钟频率、行频、场频可以得到：TCLK = 39.722 n s ；THSYNC = 31.777 s ；TVSYNC = 16.683 m s ；每场扫描的行数约为 TVSYNC/ THSYNC = 525 行；每行扫描的点数约为 THSYNC/ TCLK = 800 点。图3 所示是计算机VGA(640480/60Hz)图像格式的信号时序图。图4 信号时序扫描图时钟频率CLK为25.175M Hz，场频为 59.94 Hz。图中, VSYNC 为场同步信号, 场周期 TVSYNC为16.683m s,每场扫描 525 行, 其中 480 行为有效显示行, 45 行为场消隐期；场同步信号 VS每场有一个脉冲, 该脉冲的低电平宽度 twv 为63 s(2 行)。场消隐期包括场同步时间 twv 、场消隐前肩 tHV(13 行)、场消隐后肩tVH(30 行) , 共 45 行。行周期 THSYNC 为 31.777 s, 每显示行包括 800 点, 其中 640 点为有效显示区, 160 点为行消隐期(非显示区)。行同步信号 HS 每行有一个脉冲, 该脉冲的低电平宽度 tWH为 3.81 s (即96 个CLK)；行消隐期包括行同步时间 tWH ,行消隐前肩 tHC(19 个CLK) 和行消隐后肩 tCH(45个CLK), 共 160 个点时钟。其中的行场同步的前后肩，可以根据需要进行微调，一般为了防止每行的第一个象素丢失，要求行同步的后肩tCH 与行同步脉冲宽tWH 尽量相等。复合消隐信号是行消隐信号和场消隐信号的逻辑与, 在有效显示期复合消隐信号为高电平, 在非显示区域它是低电平。总结得出下表2。表2 VGA接口信号时序时间参数单位时间参数单位扫描点数800TCLK扫描行数525THSYNC行同步时间tWH96TCLK场同步时间twv2THSYNC行消隐前肩tHC19TCLK场消隐前肩tHV13THSYNC有效显示区640TCLK有效显示行480THSYNC行消隐后肩tCH45TCLK场消隐后肩tVH30THSYNCTCLK = 39.722 n s THSYNC = 31.777 s第三章 VGA显示接口软件设计第1节 关于应用VHDL的EDA过程VHDL最初的目的就是用于大规模及超大规模集成电路的设计，作为一种标准硬件描述语言，在工程上应用需要EDA工具的支持，一般地，VHDL的设计文件（程序）需要依靠EDA软件转换为实际可用的电路网表，最后生成用于IC生产的版图，或者于哦适配软件用此网表对FPGA/CPLD进行布线。图5所示的过程是通常的工程设计的基本流程。图5 VHDL工程设计流程图MAX + PLUS和Quartus是著名的CPLD制造商之一的ALTERA公司开发的EDA工具，是一个集成的设计环境。这两个软件可以实现设计输入、逻辑综合、功能仿真、时序分析、器件编程。这实现了可编程项目设计开发的全部过程。由于MAX + PLUS在编译过程中，对某些语句不能很好的执行，因此，在设计过程中，我们用了Quartus来进行操作。ALTERA公司通过授权允许，在Quartus工具中集成了其他EDA专业公司的工具。Quartus支持许过第三方的设计工具。Quartus支持 多种设计输入方法，如下：l 原理图式图形设计输入。l 文本编辑，支持AHDL.VHDL、Verilog多种硬件描述语言。l 内存编辑，支持Hex、Mif文件格式。l 第三方工具利用下列格式的文件进行工具间接口：EDIF、HDL、VQM。第2节 VGA彩条显示设计为了更直接的了解本设计的任务，熟悉硬件描述语言和MAX + PLUS10.0的操作，首先实现了VGA彩条显示。彩色信号发生器逻辑图如图4。 表3 VGA彩条显示的引脚配置功能引脚号1CLKPIN_12MDPIN_813RPIN_664GPIN_675BPIN_706HSPIN_717VSPIN_72图4 彩色信号发生器逻辑图 用MAX + PLUS10.0运行设计的程序，根据GW48型EDA实验箱选择实验电路结构图NO.2，根据表3配置好引脚，时钟信号CLOCK9,接受高频组的12MHz频率信号；模拟选择信号MD由KEY2控制。向目标芯片FPGA下载适配后的逻辑设计文件，然后按动KEY2键，每按动一次，输出就改变一种方式，6次一循环，其循环显示模式分别为：横彩条1、横彩条2、竖彩条1、竖彩条2、棋盘格1、棋盘格2，见表3。表3 彩条信号发生器3种显示模式，6种显示变化。1横彩条1：白黄青绿品红蓝黑2：黑蓝红品绿青黄白2竖彩条1：白黄青绿品红蓝黑2：黑蓝红品绿青黄白3棋盘格1：棋盘格显示模式12：棋盘格显示模式2表4 颜色编码如下表颜色黑蓝红品绿青黄白G00001111R00010011B00110101产生的时序图见图5。由图可见当MD发生变化是R、G、B三个信号的值发生改变，从而使得显示的彩条的模式也发生变化。行同步信号HS、场同步信号VS处于显示状态。3.2.1 VGA时序信号产生模块通过以上设计我们可以进一步了解VGA扫描的工作过程。VGA时序信号产生模块包括行点数计数器 HCNT、场行数计数器 VCNT、行同步产生状态机 H_state 和场同步产生状态机 V_state 等。其中,行点数计数器是800 进制计数器, 场行数计数器是525 进制计数器。行同步状态机 H_state 有 H_video、H_front 、HSYNC、H_back 四种状态, 它根据行点数计数器的计数值来进行状态转换；场同步状态机V_state 有V_video、V_front、VSYNC、V_back 四种状态,它根据场行数计数器的计数值来进行状态翻转。当行状态机 H_state 复位时, 即进入 H_video 状态, 它对应每行的有效显示区域。行计数器 HCNT 对25MHz 的点时钟进行计数, 当行计数器 HCNT 的计数值到达639 时, 行同步状态机即进入行消隐前肩 H_front 状态；当 HCNT 的计数值为658 时, 行同步状态机进入行同步状态 HSYNC, 此时, 行同步信号HS 输出低电平；当 HCNT 的计数值为 754 时, 状态机即进入行消隐后肩 H_back 状态；在行状态机为 H_front、HSYNC、H_back 状态时, 行消隐信号输出低电平。当 HCNT 的计数值为 799 时, 行同步状态机进入 H_video 显示状态, 同时, 行计数器的同步复位信号为高电平, 使行计数器复位。场状态机 V_state 开始时进入 V_video 状态,对应了每场的有效显示行, 场计数器 VCNT 的计数值每行加1。当场计数器的计数值到达 479 时, 场状态机翻转, 进入场消隐前肩 V_front 状态；当 VCNT 的值为492 时, 状态机 V_state 进入场同步状态 VSYNC ,场同步信号 VS 此时输出低电平；当 VCNT 的值为 494 时, 状态机 V_state 进入场消隐后肩 V_back 状态；当 VCNT 的值为524 时, 状态机 V_state 又翻转进入 V_video 状态, 同时输出高电平到场计数器VCNT 的同步清零端使其清零。当场状态机 V_state 的状态为V_front 、VSYNC、V_back三种状态时, 场消隐信号输出低电平, 其余时刻为高电平。行、场消隐信号的逻辑与即为复合消隐信号。3.2.2 彩条信号产生模块彩条信号产生模块包括了彩条模式控制、竖彩条发生和横彩条发生等三个模块。竖彩条发生模块根据行点数器 HCNT 的计数值来产生彩条。它对行点数计数器的末五位数进行判断, 每四条竖线生成一种竖彩条, 共八种竖彩条, RGB 的二进制值为“1”表示像素应发光, 为“0”表示像素应熄灭。横彩条发生模块与竖彩条发生模块相似, 它根据场行数计数器 VHNT 的计数值来产生横彩条。每四条扫描线为一个彩条宽度, 共八种横彩条模式,RGB 的二进制值为“1”表示该行的像素应发光。彩条模式控制模块有一个控制输入端子MD,它通过下拉电阻接地,一个常开按钮接电源。通过一个三进制计数器 MMD 对该输入进行计数, 每当按钮被按下一次, 计数器 MMD 的值就加 1。而计数器 MMD 的值又决定着输出的彩条信号的类型, 当MMD 为“00” 时, 输出的彩条为竖彩条 GRBY；当 MMD 为“01” 时, 输出横彩条 GRBX；当MMD 为“10” 时, 输出棋盘格彩条 GRBY 与 GRBX 的逻辑或。当然, 在复合消隐信号为低电平时应该屏蔽彩条信号输出。第3节 彩色图像移动的设计3.3.1 按键控制的图像移动通过对彩条时序信号模块以及彩条产生模块的研究，在原有彩条信号发生器的基础上，去掉模式显示控制键MD，增加位置控制键KEY，使按动EDA实验箱上的键2，能够使彩色图像的位置由初始位置移动到指定的位置。首先，当行扫描计数器 HCNT 在20，60的范围及场扫描计数器 VCNT 在220，260的范围内图像有效显示，显示的是一个红色（RGB =“100”）的图像，此时 KEY1；其次，当KEY 按下，即 KEY1时，改变行场扫描计数器的值可以变换红色图像的位置。如 HCNT 的值变为580，620时，图像在同一行由屏幕的左侧移到了右侧。IF RISING_EDGE(CLK) AND KEY=1 THENIF (HCNT 20 AND HCNT 220 AND VCNT 260) THENR = 1; G = 0; B = 0;ELSE R = 0;G = 0; B 580 AND HCNT 220 AND VCNT 260) THENR = 1; G = 0; B = 0;ELSE R = 0;G = 0; B = 0;END IF; END IF;3.3.2 时钟控制的图像移动时钟控制图像移动的设计分为两个模块：顶层控制模块和显示控制模块。顶层控制模块是用于时钟频率的输入，并对输入的50MHz的频率进行分频，产生 1Hz的时钟频率，使彩色图像在时钟频率的控制下，每一秒钟向右侧移动。IF CLK50MHZEVENT AND CLK50MHZ = 1 THENIF COUNTER = N THEN COUNTER = 0; CLK1HZ = NOT CLK1HZ;ELSE COUNTER = COUNTER + 1;END IF; END IF;判断移动的位置，在有效的区域内，设置HMOV每次向右移50个扫描点。IF CLK1HZEVENT AND CLK1HZ = 1 THENIF (HMOV 590) THEN HMOV = HMOV + 50;ELSE HMOV 0);END IF; END IF;显示控制模块以HCNT、VCNT的计数和HS、VH为主。引脚配置见下图6图6 顶层文件引脚配置3.3.3 PS/2键盘控制的图像移动PS/2键盘控制的图像移动的设计是在顶层控制的模块上，增加PS/2键盘按键输入模块。顶层控制模块上，去掉 1Hz的时钟控制，增加 PS/2键盘上上下左右的键码的值，当接收到这些值的时候，图像随命令的方向移动。键盘的处理器花费很多的时间来扫描或监视按键矩阵。如果它发现有键被按下、释放或按住，键盘将发送“扫描码”的信息包到计算机。扫描码有两种不同的类型：“通码”和“断码”。当一个键被按下或按住就发送通码；当一个键被释放就发送断码。每个按键被分配了唯一的通码和断码，这样主机通过查找唯一的扫描码就可以测定是哪个按键。每个键一整套的通断码组成了“扫描码集”。有三套标准的扫描码集分别是第一套、第二套和第三套。所有现代的键盘默认使用第