串行通信电路的设计资料.doc_第1页
串行通信电路的设计资料.doc_第2页
串行通信电路的设计资料.doc_第3页
串行通信电路的设计资料.doc_第4页
串行通信电路的设计资料.doc_第5页
已阅读5页,还剩18页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

串行通信电路 I 串行通信电路的设计 1 串行通信电路 1.1 设计目的 (1)掌握串行通信电路的构成、原理与设计方法; (2)熟悉 QuartusII 的仿真方法。 1.2 基本要求 (1)发方实现 8bit 码字的并串转换,使用单一电缆发送信号,收方实现串并转换后 输出; (2)并行输出端的 8bit 寄存器; (3)收方数据是否已准备好指示输出端。 1.3 发挥部分 (1)加密通信; (2)串行发/收端口 FIFO 缓存; (3)发/收方奇偶校验位生成/检测; (4)其他。 2 设计过程及论文的基本要求 2.1 设计过程的基本要求: (1)基本部分必须完成,发挥部分可以在已给的范围或自己寻找资料的范围内任选; (2)符合要求的设计报告一份,其中包括逻辑电路图、实际接线图各一份; (3)设计题目必须仿真通过,设计过程的资料草稿上交; (4)成绩的组成:考勤、每天任务的完成工作量、答辩情况、报告; 2.2 课程设计论文的基本要求: (1)蓝黑色或黑色钢笔或碳素笔书写,不允许用圆珠笔。项目齐全、字迹工整,有 条件的可以打印。 (2)装订顺序:封面、任务书、成绩评定表、中文摘要、关键词、目录、正文(正 文的具体要求按老师讲课要求) 、总结及致谢、参考文献、附录(逻辑电路图与实际 接线图) 。 中文摘要中文摘要 串行通信电路是为了实现数据传输的方便而设计的一种电路,将八位数据通过八 位加法器使要传送的数据同时加上一个数,而这个数是通过两片计数器组成的时钟电 路实现的,并且此时钟电路不断的对输入数据进行加法运算,实现数据的加密计算。 并行变串行是通过数据选择器使八位的加密数据通过 74151 实现数据的串行传送,从 而实现电路的功能。串行数据变并行数据,将串行数据送到移位寄存器中,控制移位 串行通信电路 II 寄存器的时钟脉冲,使数据能够从移位寄存器的八个输出端口输出,但一定要控制好 当移位寄存器有时钟脉冲作用时,所选出的数据恰好是加密后的八位并行数据,为后 面的解码部分做准备。解密电路是利用时钟电路和加法器。不过,是将加法器的 CIN 端置高电平,实现的是减法运算,还有就是时钟电路输出的要是加密时钟输出数据的 反码,这样才能实现数据的解密。另外,数据解密是解密时钟电路的 CP 脉冲一定要 和加密时钟脉冲的 CP 脉冲一致,才能确保电路的正确性。数据输出电路的设计是将 解密电路解密后的数据,送到寄存器中。控制寄存器的脉冲实现数据的输出。 数字电子技术的迅速发展,为人们的文化、物质生活提供了优越的条件,空调、 电子计算机等,都是典型的技术应用实例。计算机的普及,为大学生提供很好的学习 平台。经过对数字电子技术基础一学期的学习,掌握了一些理论上的知识。而课程设 计正好帮我们好好的整理和实践了这些知识。 目录目录 课程设计任务书课程设计任务书 .I I 数字电子技术数字电子技术 课程设计成绩评定表课程设计成绩评定表 .IIIIII 中文摘要中文摘要 .IVIV 串行通信电路 III 1 1 设计任务描述设计任务描述 .1 1 1.1 设计题目:串行通信电路 .1 1.2 设计要求: .1 1.2.1 设计目的:.1 1.2.2 基本要求:.1 1.2.3 发挥部分:.1 2 2 设计思路设计思路 .2 2 3 3 设计方框图设计方框图 .3 3 4 4 各部分电路设计及调试各部分电路设计及调试 .4 4 4.1 并行数据加密 .4 4.2 加密数据并行变串行模块.4 4.3 串行变并行电路设计.5 4.4 解密电路.6 4.5 数据输出电路 .7 5 5 串行通信电路过程分析串行通信电路过程分析 .8 8 5.1 串行通信电路的总电路图 .8 5.2 电路图的工作过程分析 .8 5.2.1 并行数据加密工作过程分析.8 5.2.2 数据变换为串行数据电路工作过程分析.9 5.2.3 串行变并行电路的工作过程分析.9 5.2.4 解密电路电路的工作过程分析.10 5.25 输出电路的工作过程分析 .10 6 6 元器件清单元器件清单 .1212 7 7 主要元器件介绍主要元器件介绍 .1313 小结小结 .1616 致谢致谢 .1717 参考文献参考文献 .1818 附录附录 A A 串行通信总电路串行通信总电路 .1919 串行通信电路 1 1 设计任务描述设计任务描述 1.1 设计题目:设计题目:串行通信电路串行通信电路 1.2 设计要求:设计要求: 1.2.1 设计目的:设计目的: (1)掌握串行通信电路的构成、原理与设计方法; (2)熟悉 QuartusII 的仿真方法。 1.2.2 基本要求:基本要求: (1)发方实现 8bit 码字的并串转换,使用单一电缆发送信号,收方实现串并转换后 输出 (2)并行输出端的 8bit 寄存器; (3)收方数据是否已准备好指示输出端。 1.2.3 发挥部分:发挥部分: (1)加密通信。 串行通信电路 2 2 设计思路设计思路 根据此次课程设计的目的,串行通信电路是将 8bit 的并行数据通过加密等过程, 进行串行输送,在进行解码和串行数据变并行数据,最后输出。 我的设计思路就是:(1)加密模块:将八位数据通过八位加法器使要传送的数 据同时加上一个数,而这个数是通过两片计数器组成的时钟电路实现的,并且此时钟 电路不断的对输入数据进行加法运算,实现数据的加密计算。 (2)并行变串行:并行 变串行是通过数据选择器使八位的加密数据通过 74151 实现数据的串行传送,从而实 现电路的功能。 (3)串行数据变并行数据的电路设计思路是,将串行数据送到移位寄 存器中,控制移位寄存器的时钟脉冲,使数据能够从移位寄存器的八个输出端口输出, 但一定要控制好当移位寄存器有时钟脉冲作用时,所选出的数据恰好是加密后的八位 并行数据,为后面的解码部分做准备。 (4)解密模块:解密电路是利用时钟电路和加 法器。不过,是将加法器的 CIN 端置高电平,实现的是减法运算,还有就是时钟电 路输出的要是加密时钟输出数据的反码,这样才能实现数据的解密。另外,数据解密 是解密时钟电路的 CP 脉冲一定要和加密时钟脉冲的 CP 脉冲一致,才能确保电路的 正确性。 (5)数据输出电路的设计是将解密电路解密后的数据,送到寄存器中。控制寄存器的 脉冲实现数据的输出。 以上为串行通信电路的设计思路。 串行通信电路 3 3 设计方框图设计方框图 数据输入 加密后的并行数据 加密的串行数据 并行数据 输出数据 加密电路 数据选择 器 数据分配器 解密电路 串行通信电路 4 4 各部分电路设计及各部分电路设计及调试调试 4.1 并行数据加密并行数据加密 数据加密模块设计如图 4.1 所示: 图 4.1 数据加密模块设计电路 数据加密模块的设计思路是:利用八位加法器和两片 74161 组成的多位计数器,不 断的在输入数据上加数,进而达到对输入数据进行加密的效果,使并行数据能够加密 后输出。 4.4.2 2 加密数据并行变串行模块加密数据并行变串行模块 并行变串行模块设计如图 4.2 所示: 串行通信电路 5 图 4.2 并行变串行模块设计电路 并行变串行电路设计主要利用了 74151 数据分配器和 74161 计数器完成。数据 分配器将八位加法器加密过的八位数据,依次分配,进而达到串行传输的目的。具体 过程是将 74161 设置重置端,当计数器计数到七的时候,重置端有效,将并行数据 按 DO,D1,D2,D3,D4,D5,D6,D7 的顺序串行从 Y 输出。 4.34.3 串行变并行电路设计串行变并行电路设计 串行数据变并行数据的电路设计思路是,将串行数据送到移位寄存器中,控制移 位寄存器的时钟脉冲,使数据能够从移位寄存器的八个输出端口输出,但一定要控制 好当移位寄存器有时钟脉冲作用时,所选出的数据恰好是加密后的八位并行数据,为 后面的解码部分做准备。 串行变并行电路设计如图 4.3 所示 串行通信电路 6 图 4.3 串行变并行数据电路设计图 4.4 解密电路解密电路 解密电路如图 4.4 所示 图 4.4 解密电路图 串行通信电路 7 解密电路是利用时钟电路和加法器。不过,是将加法器的 CIN 端置高电平,实现 的是减法运算,还有就是时钟电路输出的要是加密时钟输出数据的反码,这样才能实 现数据的解密。另外,数据解密是解密时钟电路的 CP 脉冲一定要和加密时钟脉冲的 CP 脉冲一致,才能确保电路的正确性。 4.5 数据输出电路数据输出电路 数据输出电路的设计是将解密电路解密后的数据,送到寄存器中。控制寄存器的脉冲实现数 据的输出。 输出电路的电路图,如图 4.5 所示。 图 4.5 数据输出电路 串行通信电路 8 5 串行通信电路过程分析串行通信电路过程分析 5.15.1 串行通信电路串行通信电路的总电路图的总电路图 图 5.1 串行通信电路总电路图 5.25.2 电路图的工作过程分析电路图的工作过程分析 本次设计的电路是串行通信电路,该电路实现的是将八位数据变为串行数据进行 传输,最后变回并行数据输出。其中实现了时钟加密通信。. 5.2.1 并行数据加密工作过程分析并行数据加密工作过程分析 首先,输入八位数据,假设为 10101010,然后两片 74161 组成的时钟电路对输 入的八位数据进行加密。仿真结果如下: 串行通信电路 9 图 5.2.1 数据加密仿真结果 此仿真结果是利用时钟脉冲将八位的输入数据加密后的数据结果。 5.2.25.2.2 数据变换为串行数据电路工作过程分析数据变换为串行数据电路工作过程分析 八位数据加密后由数据选择器变换为串行的数据,此过程电路的仿真结果如下: 图 5.2.2 变换为串行数据电路仿真结果 5.2.3 串行变并行电路的工作过程分析串行变并行电路的工作过程分析 这部分模块可以说是整个电路的核心所在,此部分电路是将串行数据又变回了并 行数据,此模块实现的方法是利用移位寄存器的原理实现的,为后面的解密做好基础。 次模块的仿真结果如下: 串行通信电路 10 图 5.2.3 串行变并行数据输出仿真图 5.2.4 解密电路电路的工作过程分析解密电路电路的工作过程分析 解密电路是根据数据分配器输出的八位数据分配器,时钟电路和加法器组成的解 密电路实现。此模块的仿真结果如图: 图 5.2.4 解密电路仿真结果图 5.25 输出电路的工作过程分析输出电路的工作过程分析 输出电路所实现的是数据的输出,和加密前的数据完全相同。实现此功能利用了 寄存器。仿真结果如图所示。 串行通信电路 11 图 5.2.5 输入与输出结果图 串行通信电路 12 6 6 元器件清单元器件清单 序号元器件名称型号数量 1数据选择器741511 片 2计数器741615 片 3移位寄存器741641 片 4寄存器743741 片 5八位全加器8ffadd2 片 6非门NOT9 个 7二输入与非门Nand22 个 串行通信电路 13 7 7 主要元器件介绍主要元器件介绍 7.1 数据选择器 74151 7.1.1 引脚图 7.1.2 功能表 表 7.1.2 74HC151 的功能表 输 入输 出 使能 选 择 210 H L L L L L L L L L L L L L H L H L L H H H L L H L H H H L H H H L H D0 0 D1 1 D2 2 D3 3 D4 4 D5 5 D6 6 D7 7 7.2 计数器 74161 7.2.1 引脚图 串行通信电路 14 7.2.2 功能表 表 7.2.2 74LVC161 的功能表 输入输出 清 零 预置 使能 CEP CET 时钟 CP 预置数据输入 3 2 1 0 3 2 1 0 进位 TC L H H H H L H H H L L H H 3 2 1 0 L L L L 3210 保持 保持 计数 L # # L # 7.3 移位寄存器 74164 7.3.1 引脚图 7.3.2 功能表 串行通信电路 15 表 7.3.2 74164 的功能表 7.4 寄存器 74374 7.4.1 引脚图 7.4.2 功能表 表 7.4.2 74374 的功能表 串行通信电路 16 小结小结 本次我们组课程设计的题目是串行通信电路,这次课程设计我们查阅了许多的相 关文献和书籍。因为刚看到这个题目的时候,大家都不了解。前期都处于迷茫状态。 此次课设是一周的时间,第一天,老师对每个题目都做了解释及其具体的要求,使逻 辑电路的轮廓逐渐清晰起来。知道了从何处下手。 大家都知道,课程设计是用我们课程知识综合应用的实践训练;是我们迈向社会, 从事职业工作前一个必不少的过程。所以我很珍惜这次机会,在老师讲完的时候,我 们组就有了一个模块的思路。我组成员都很积极,想大显自己的能力。 我们今天认真的进行课程设计,学会脚踏实地迈开实践这一步,就是为明天能稳 健地在社会大潮中奔跑打下坚实的基础。在这次的课程设计中,不仅检验了我所学习 的知识,也培养了我如何去把握一件事情,如何去做一件事情,又如何完成一件事情。 在设计过程中,与同学分工设计,和同学们相互探讨,相互学习,相互监督。学会了 合作,学会了运筹帷幄,学会了宽容,学会了理解,也学会了做人与处世。这一周内, 我感触最深的当属查阅大量的设计资料了。无论是课本上的,还是网上的都浏览了 不少相关的设计思路,从中也借鉴了别人的思想,开阔了自己的思路。 在设计程序之前,设计者必学对所用的知识内部有一个深刻的理解,知道具体应 用的是哪一部分的知识。更要有一个清晰的思路和一个完整的结构框图。在设计逻辑 电路时,不能妄想一次就将整个电路图设计好。 反复修改、不断改进是整个设计过 程的必经之路。要养成文件管理的好习惯,因为每个模块可能仿真的次数很多,如果 不整理好文件,最后可能一团糟。一个逻辑图的完美与否不仅仅是实现其应有的功能, 而应该让人一看就能明白你的设计结构。在设计课程过程中遇到问题是很正常的, 但我们应该将每次遇到的问题分析清楚,并及时解决,以免下次再碰到同样的问题。 通过这次训练,我能够更好的综合运用所学知识、独立分析和解决实际问题。培 养了自己的创新意识和创新能力,并获得了科学研究的基础训练和培养了团队协作精 神。 在这个过程中,我也学到了很多知识。因为每个同学喜好不一样,有的人喜欢研 究,有的人喜欢大量查阅资料。所以从他们那里学的东西也多了。比如说,在设计的 时候,我有个模块一直想不透。恰好一个同学提供了一个想法,在这个基础上,最后 我设计出了更完整的逻辑电路图。团队合作精神真的很重要。 我组成员各有优点,他们融会贯通的能力很好,也使我这方面的能力得到了很大 提高。在与老师交流、请教之间,课设很快就结束了。一周的时间虽然短暂,但在这 一星期的课程设计中收获很多。 将以前的知识运用到实践中,大大提升了自己的动手能力。在设计与仿真的过程 中,对某些元件的功能及特点有了很好

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论