VHDL语言构造体的描述方式.ppt_第1页
VHDL语言构造体的描述方式.ppt_第2页
VHDL语言构造体的描述方式.ppt_第3页
VHDL语言构造体的描述方式.ppt_第4页
VHDL语言构造体的描述方式.ppt_第5页
已阅读5页,还剩25页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

第4章VHDL语言构造体的描述方式,主要内容行为描述方式寄存器传输(RTL)描述方式结构描述方式,所谓构造体的行为描述(BehavioralDescriptions),就是对整个系统的数学模型的描述。行为描述在EDA工程中称为高层次描述或高级描述。在行为描述方式的程序中大量采用算术运算、关系运算、惯性延时、传输延时等难于进行逻辑综合和不能进行逻辑综合的VHDL语句。采用行为描述方式的VHDL语言程序,在一般情况下只能用于行为层次的仿真,而不能进行逻辑综合。,4.1行为描述方式,在VHDL语言中一些专门用于描述系统行为的语句:代入语句延时语句多驱动器描述语句GENERIC语句,代入语句是VHDL语言中进行行为描述的最基本的语句。代入语句最普遍的格式为:信号量=敏感信号量表达式;,4.1.1代入语句,例如:(1)a=b;该语句的功能是a得到b的值,b为敏感量,b值发生变化时,该语句执行;(2)z=aNOR(bNANDc);3个敏感量a,b,c,无论哪一个的值发生变化时,该代入语句被执行;(3)a=bAFTER5ns;当b发生变化5ns以后才代入到信号a。,例4-1LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYand2ISPORT(a,b:INSTD_LOGIC;y:OUTSTD_LOGIC);ENDand2;ARCHITECTUREand2_behaviourOFand2ISBEGINy=aANDbAFTER5ns;ENDand2_behaviour;例4-2四选一电路,在VHDL语言中,存在两种延时类型:惯性延时和传输延时。这两种延时常用于VHDL语言的行为描述方式。,4.1.2延时语句,在惯性模型中,系统或器件输出信号要发生变化必须有一段时间的延时,这段延时时间常被称为系统或器件的惯性或称惯性延时。在VHDL语言中,语句中如果不作特别说明,产生的延时一定是惯性延时。特点:当一个系统或器件的输入信号变化周期小于它的惯性延时时,其输出保持不变。几乎所有器件都存在惯性延时,因此,硬件电路的设计人员为了逼真地仿真硬件电路的实际工作情况,在代入语句中总要加上惯性延时时间的说明。例如:a=bAFTER5ns;惯性延时说明只在行为仿真时有意义,逻辑综合时将被忽略,或者在逻辑综合前必须去掉延时说明。,惯性延时,传输延时常用于描述总线延时、连接线的延时及ASIC芯片中的路径延时。传输延时不是缺省的,必须在语句中明确说明。举例:,传输延时,在VHDL语言中,创建一个驱动器可以由一条信号代入语句来实现。当有多个信号并行输出时,在构造体内部必须利用代入语句,对每个信号创建一个驱动器。多个驱动器的输出连接到同一条信号线时,由判决函数决定输出哪一个值。多驱动器的构造体应按如下方式描述:ARCHITECTUREsampleOFsampleISBEGINa=bAFTER5ns;a=dAFTER5ns;ENDsample;,4.1.3多驱动器描述语句,GENERIC语句用不同层次设计模块之间信息的传递和参数的传递,可用于位矢量的长度、数组的位长、器件的延时时间等参数的传递。这些参数除整数类型外,其他数据类型不能综合。使用GENERIC语句易于使器件模块化和通用化。有些模块其逻辑关系是明确的,但是由于半导体工艺、半导体材料的不同,而使器件具有不同的延时、不同的上升沿和下降沿。为了简化设计,对该模块进行通用设计,参数根据不同材料、工艺待定。这样设计它的通用模块,用GENERI语句将参数初始化后,即可实现不同材料、工艺的电路模块的仿真和综合了。,4.1.4GENERIC语句,GENERIC语句用法举例,例4-4ENTITYand2ISGENERIC(rise,fall:TIME);-参数类型说明PORT(a,b:INBIT;c:OUTBIT);ENDand2;ARCHITECTUREgeneric_exampleOFand2ISSIGNALt:BIT;BEGINt=aandb;c=tAFTER(rise)WHENt=1ELSEtAFTER(fall);ENDARCHITECTUREgeneric_example;例4-5,4.2寄存器传输描述方式,对于用行为描述方式的VHDL语言程序只有改写为寄存器传输描述方式才能进行逻辑综合。寄存器传输描述方式也称为数据流描述方式。在RTL描述方式中有两种不同的方法:(1)寄存器之间的功能描述方式;(2)寄存器硬件一一对应的直接描述方式。下面举一个二选一电路的例子,用两种不同的方法来描述该电路。,功能描述的RTL描述方式,entitymux2isport(input:instd_logic_vector(1downto0);sel:instd_logic;y:outstd_logic);endmux2;architecturemux2_dataflowofmux2isbeginy=input(0)whensel=1elseinput(1);endmux2_dataflow;此方法只需知道外部特性和功能就可以进行正确的描述。,硬件一一对应的RTL描述方式,entitymux2isport(in0,in1,sel:instd_logic;y:outstd_logic);endmux2;arc

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论