数字钟课程设计心得.doc

数字钟课程设计心得 一、设计目的 数字钟是一种用数字电路技术实现时、分、秒计时的装置与机械式时钟相比具有更高的准确性和直观性且无机械装置具有更更长的使用寿命因此得到了广泛的使用 数字钟从原理上讲是一种典型的数字电路其中包括了组合逻辑电路和时序电路 因此我们此次设计与制做数字钟就是为了了解数字钟的原理从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法. 二、设计要求 （1）设计指标 时间以12小时为一个周期； 显示时、分、秒； 具有校时功能可以分别对时及分进行单独校时使其校正到标准时间； 计时过程具有报时功能当时间到达整点前10秒进行蜂鸣报时； 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号 （2）设计要求 画出电路原理图（或仿真电路图）； 元器件及参数选择； 电路仿真与调试； pcb文件生成与打印输出 （3）制作要求自行装配和调试并能发现问题和解决问题 （4）编写设计报告写出设计与制作的全过程附上有关资料和图纸有心得体会 三、原理框图 1数字钟的构成 数字钟实际上是一个对标准频率（1hz）进行计数的计数电路由于计数的起始时间不可能与标准时间（如北京时间）一致故需要在电路上加一个校时电路同时标准的1hz时间信号必须做到准确稳定通常使用石英晶体振荡器电路构成数字钟 （a）数字钟组成框图 2晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的32768hz的方波信号可保证数字钟的走时准确及稳定不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路一般输出为方波的数字式晶体振荡器电路通常有两类一类是用ttl门电路构成；另一类是通过cmos非门构成的电路本次设计采用了后一种如图（b）所示由cmos非门u1与晶体、电容和电阻构成晶体振荡器电路u2实现整形功能将振荡器输出的近似于正弦波的波形转换为较理想的方波输出反馈电阻r1为非门提供偏置使电路工作于放大区域即非门的功能近似于一个高增益的反相放大器电容c1、c2与晶体构成一个谐振型网络完成对振荡频率的控制功能同时提供了一个180度相移从而和非门构成一个正反馈网络实现了振荡器的功能由于晶体具有较高的频率稳定性及准确性从而保证了输出频率的稳定和准确 一、设计目的 数字钟是一种用数字电路技术实现时、分、秒计时的装置与机械式时钟相比具有更高的准确性和直观性且无机械装置具有更更长的使用寿命因此得到了广泛的使用 数字钟从原理上讲是一种典型的数字电路其中包括了组合逻辑电路和时序电路 因此我们此次设计与制做数字钟就是为了了解数字钟的原理从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法. 二、设计要求 （1）设计指标 时间以12小时为一个周期； 显示时、分、秒； 具有校时功能可以分别对时及分进行单独校时使其校正到标准时间； 计时过程具有报时功能当时间到达整点前10秒进行蜂鸣报时； 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号 （2）设计要求 画出电路原理图（或仿真电路图）； 元器件及参数选择； 电路仿真与调试； pcb文件生成与打印输出 （3）制作要求自行装配和调试并能发现问题和解决问题 （4）编写设计报告写出设计与制作的全过程附上有关资料和图纸有心得体会 三、原理框图 1数字钟的构成 数字钟实际上是一个对标准频率（1hz）进行计数的计数电路由于计数的起始时间不可能与标准时间（如北京时间）一致故需要在电路上加一个校时电路同时标准的1hz时间信号必须做到准确稳定通常使用石英晶体振荡器电路构成数字钟 （a）数字钟组成框图 2晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的32768hz的方波信号可保证数字钟的走时准确及稳定不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路一般输出为方波的数字式晶体振荡器电路通常有两类一类是用ttl门电路构成；另一类是通过cmos非门构成的电路本次设计采用了后一种如图（b）所示由cmos非门u1与晶体、电容和电阻构成晶体振荡器电路u2实现整形功能将振荡器输出的近似于正弦波的波形转换为较理想的方波输出反馈电阻r1为非门提供偏置使电路工作于放大区域即非门的功能近似于一个高增益的反相放大器电容c1、c2与晶体构成一个谐振型网络完成对振荡频率的控制功能同时提供了一个180度相移从而和非门构成一个正反馈网络实现了振荡器的功能由于晶体具有较高的频率稳定性及准确性从而保证了输出频率的稳定和准确 （f）带有消抖电路的校正电路 6整点报时电路 电路应在整点前10秒钟内开始整点报时即当时间在59分50秒到59分59秒期间时报时电路报时控制信号 当时间在59分50秒到59分59秒期间时分十位、分个位和秒十位均保持不变分别为5、9和5因此可将分计数器十位的qc和qa、个位的qd和qa及秒计数器十位的qc和qa相与从而产生报时控制信号 报时电路可选74hc30来构成74hc30为8输入与非门 四、元器件 1四连面包板1块（编号a45） 2镊子1把 3剪刀1把 4共阴八段数码管6个 5网络线2米/人 6cd4511集成块6块 7cd4060集成块1块 874hc390集成块3块 974hc51集成块1块 1074hc00集成块4块 1174hc30集成块1块 1210m电阻5个 13500电阻14个 1430p电容2个 1532.768k时钟晶体1个 16蜂鸣器10个（每班） 1）芯片连接图 1)74hc00d2)cd4511 3)74hc390d4)74hc51d 2面包板的介绍 面包板一块总共由五部分组成一竖四横面包板本身就是一种免焊电板 面包板的样式是： 面包板的注意事项： 1面包板旁一般附有香蕉插座用来输入电压、信号及接地 2上图中连着的黑线表示插孔是相通的 3拉线时尽量将线紧贴面包板把线成直角避免交叉也不要跨越元件 4面包板使用久后有时插孔间连接铜线会发生脱落现象此时要将此排插孔做记号并不再使用 五、各功能块电路图 数字钟从原理上讲是一种典型的数字电路可以由许多中小规模集成电路组成所以可以分成许多独立的电路 （一）六进制电路 由74hc390、7400、数码管与4511组成电路如图一 （二）十进制电路 由74hc390、7400、数码管与4511组成电路如图二 （三）六十进制电路 由两个数码管、两4511、一个74hc390与一个7400芯片组成电路如图三 （四）双六十进制电路 由2个六十进制连接而成把分个位的输入信号与秒十位的qc相连使其产生进位电路图如图四 （五）时间计数电路 由1个十二进制电路、2个六十进制电路组成因上面已有一个双六十电路只要把它与十二进制电路相连即可详细电路见图五 （六）校正电路 由74ch51d、74hc00d与电阻组成校正电路有分校正和时校正两部分电路如图六 （七）晶体振荡电路 由晶体与2个30pf电容、1个4060、一个10兆的电阻组成芯片3脚输出2hz的方波信号电路如图七 （八）整点报时电路 由74hc30d和蜂鸣器组成当时间在59:50到59:59时蜂鸣报时电路如图八 六、总接线元件布局简图 整个数字钟由时间计数电路、晶体振荡电路、校正电路、整点报时电路组成 其中以校正电路代替时间计数电路中的时、分、秒之间的进位当校时电路处于正常输入信号时时间计数电路正常计时但当分校正时其不会产生向时进位而分与时的校位是分开的而校正电路也是一个独立的电路 电路的信号输入由晶振电路产生并输入各电路 简图如图九 七、芯片连接总图 因仿真与实际元件上的差异所以在原有的简图的基础上又按实际布局画了这张按实际芯片布局的接线图如图十 八、总结 1实验过程中遇到的问题及解决方法 面包板测试 测试面包板各触点是否接通 七段显示器与七段译码器的测量 把显示器与cd4511相连第一次接时数码管完全没有显示数字检查后发现是数码管未接地而造成的接地后发现还是无法正确显示数字用万用表检测后发现是因芯片引脚有些接触不良而造成的所以确认芯片是否接触良好是非常重要的一件事 时间计数电路的连接与测试 六进制、十进制都没有什么大的问题只是芯片引脚的老问题只要重新插过芯片就可以解决了但在六十进制时按图接线后发现显示器上的数字总是100进制的而不是六十进制检测后发现无论是线路的连通还是芯片的接触都没有问题最后在重对连线时发现是线路接错引脚造成的改过之后显示就正常了 校正电路 因上面程因引脚接错而造成错误所以校正电路是完全按照仿真图所连的在测试时开始进行时校时时没有出现问题但当进行到分校时时发现计数电路的秒电路开始乱跳出错因此电路一定是有地方出错了在反复对照后发现是因为在接入校正电路时忘了把秒十位和分个位之间的连线拿掉而造成的因此在接线时一定要注意把不要的多余的线拿掉 2设计体会 通过这次对数字钟的设计与制作让我了解了设计电路的程序也让我了解了关于数字钟的原理与设计理念要设计一个电路总要先用仿真仿真成功之后才实际接线的但是最后的成品却不一定与仿真时完全一样因为再实际接线中有着各种各样的条件制约着而且在仿真中无法成功的电