计算机组成原理考研总结

1 / 57 计算机组成原理考研总结 计算机组成原理 一 , 计算机系统概述 (一 ) 计算机发展历程 第一台电子计算机 ENIAC 诞生于 1946 年美国宾夕法尼亚大学 .ENIAC用了 18000 电子管 ,1500继电器 ,重 30吨 , 2 占地 170m,耗电 140kw,每秒计算 5000 次加法 .冯 ?诺依曼(VanNeumann)首次提出存储程序概念 ,将数据和程序一起放在存储器 ,使编程更加方便 .50 年来 ,虽然对冯 ?诺依曼机进行很多改革 ,但结构变化不大 ,仍称冯 ?诺依曼机 . EDVAC(Electronic Discrete Variable Automatic Computer)电子离散变量计算机 2 / 57 组成原理是讲硬件结构的 系统结构是讲结构设计的 摩尔定律 微芯片上的集成管数目每 3 年翻两番 .处理器的处理速度每 18个月增长一倍 . 每代芯片的成本大约为前一代芯片成本的两倍 新摩尔定律 全球入网量每 6个月翻一番 . 数学家冯 诺依曼 (von Neumann)在研究 EDVAC 机时提出了“ 储存程序 ” 的概念 .以此为基础的各类计算机通称为冯 诺依曼机 .它有如下特点 : 计算机由运算器 ,控制器 ,存储器 ,输入和输出五部分组成 指令和数据以同等的地位存放于存储器内 ,并可按地址寻访 指令和数据均用二进制数表示 指令由操作码和地址码组成 ,操作码用来表示操作的性质 ,地址码用来表示操作数在存储器中的位置 指令在存储器内按顺序存放 机器以运算器为中心 ,输入输出设备与存储器间的数据传送通过运算器完成 3 / 57 图中各部件的功能 运算器用来完成算术运算和逻辑运算并将的中间结果暂存在 运算器内 存储器用来存放数据和程序 控制器用来控制 ,指挥程序和数据的输入 ,运行以及处理运行结果 输入设备用来将人们熟悉的信息转换为机器识别的信息 输出设备将机器运算结果转为人熟悉的信息形式 运算器最少包括 3 个寄存器 (现代计算机内部往往设有通用寄存器 )和一个算术逻辑单元 (ALU Arithmetic Logic Unit).其中 ACC(Accumulator)为累加器 ,MQ(Multiplier-Quotient Register)为乘商寄存器 ,X为操作数寄存器 ,这 3个寄存器在完成不同运算时 ,说存放的操作数类别也各不相同 . 计算机的主要硬件指标 () 主机完成一条指令的过程 以取数指令为例 4 / 57 () 主机完成一条指令的过程 以存数指令为例 (二 ) 计算机系统层次结构 1. 计算机硬件的基 本组成 计算机硬件主要指计算机的实体部分 ,通常有运算器 ,控制器 ,存储器 ,输入和输出五部分 . CPU 是指将运算器和控制器集成到一个电路芯片中 . 2. 计算机软件的分类 计算机软件按照面向对象的不同可分两类 : 系统软件 :用于管理整个计算机系统 ,合理分配系统资源 ,确保计算机正常高效地运行 ,这类软件面向系统 .(包括 :标准程序库 ,语言处理程序 ,OS,服务程序 ,数据库管理系统 ,网络软件 ) 应用软件 :是面向用户根据用户的特殊要求编制的应用程序 ,这类软件通常实现用户的某类要求 . 3. 计算机的工作过程 (1)计算机的工作过程就是执行指令的过程 指令由操作码和操作数组成 : 5 / 57 操作码指明本指令完成的操作 地址码指明本指令的操作对象 . (3)指令的读取 为了纪录程序的执行过程 ,需要一个记录读取指令地址的寄存器 ,称为指令地址寄存器 ,或者程序计数器 .指令的读取就可以根据程序计数器所指出的指令地址来决定读取的指令 ,由于指令通常按照地址增加的顺序存放 ,故此 ,每次读取一条指令之后 ,程序计数器加一就为读取下一条指令做好准备 . (4)执行指令的过程 在控制器的控制下 ,完成以下三个阶段任务 : 1)取指令阶段 按照程序计数器取出指令 ,程序计数器加一 2)指令译码阶段 分析操作码 ,决定操作内容 ,并准备操作数 3)指令执行阶段 执行操作 码所指定内容 (三 ) 计算机性能指标 1. 吞吐量 ,响应时间 6 / 57 (1) 吞吐量 :单位时间内的数据输出数量 . (2) 响应时间 :从事件开始到事件结束的时间 ,也称执行时间 . 2. CPU时钟周期 ,主频 ,CPI,CPU 执行时间 (1) CPU 时钟周期 :机器主频的倒数 ,TC (2)主频 :CPU 工作主时钟的频率 ,机器主频 Rc (3)CPI:执行一条指令所需要的平均时钟周期 (4)CPU 执行时间 : TCPU=InCPITC In执行程序中指令的总数 CPI执行 每条指令所需的平均时钟周期数 TC时钟周期时间的长度 3. MIPS,MFLOPS (1)MIPS:(Million Instructions Per Second) Te:执 行该程序的总时间 =指令条数 /(MIPS ) In:执行该程序的总指令数 Rc:时钟周期 Tc的到数 7 / 57 MIPS 只适合评价标量机 ,不适合评价向量机 .标量机执行一条指令 ,得到一个运行结果 .而向量机执行一条指令 ,可以得到多个运算结果 . (2) MFLOPS: (Million Floating Point Operations Per Second) MFLOPS=Ifn/(Te) Ifn: 程序中浮点数的运算次数 MFLOPS 测量单位比较适合于衡量向量机的性能 .一般而言 ,同一程序运行在不同的计算机上时往往会执行不同数量的指令数 ,但所执行的浮点数个数常常是相同的 . 特点： 1. MFLOPS 取决于机器和程序两方面 ,不能反映整 体情况 ,只能反映浮点运算情况 2. 同一机器的浮点运算具有一定的同类可比性 ,而非同类浮点操作仍无可比性 当前微处理器的发展重点 进一步提高复杂度来提高处理器性能 通过线程进程级的并发性提高处理器性能 将存储器集成到处理器芯片来8 / 57 提高处理器性能 发展嵌入式处理器 软件开发有以下几个特点 1) 开发周期长 2) 制作成本昂贵 3) 检测软件产品质量的特殊性 计算机的展望 一、计算机具有类似人脑的一些超级智能功能 15 要求计算机的速度达 10/秒 二、芯片集成度的提高受以下三方面的限制 ? 芯片集成度受物理极限的制约 ? 按几何级数递增的制作成本 ? 芯片的功耗、散热、线延迟 计算机辅助设计 CAD 计算机辅助制造 CAM 计算机辅助工艺规划 Computer Aided Process Planning CAPP 计算机辅助工程 Computer Aided Engineering CAE 计算机辅助教学 Computer Assisted Instruction CAI 9 / 57 科学计算和数据处理 工业控制和实时控制 网络技术应用 虚拟现实 办公自动化和管理信息系统多媒体技术人工智能 ,模式识别 ,文字 /语音识别 ,语言翻译 ,专家系统 ,机器人 ? 2016年真题 1.冯 诺依曼计算机中指令和数据均以二进制形式存放在存储器中， CPU区分它们的依据是 A.指令操作码的译码结果 B.指令和数据的寻址方式 C.指令周期的不同阶段 D.指令和数据所在的存储单元 2.一个 C 语言程序在一台 32 位机器上运行。程序中定义了三个变量 x， y和 z，其中 x和 z 为 int型， y为 short 型。当 x=127， y=-9时，执行赋值语句 z=x+y 后， x， y 和 z 的值分别是 10 / 57 =0000007FH， y=FFF9H， z=00000076H =0000007FH， y=FFF9H，z=FFFF0076H =0000007FH ， y=FFF7H ， z=FFFF0076H =0000007FH， y=FFF7H， z=00000076H 3.浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为 5 和 7 位。若有两个数 x=27*29/32，y=25*5/8，则用浮点加法计算 x+y 的最终结果是 A. 001111100010 B. 001110100010 C. 010000010001 D. 发生溢出 4.某计算机的 Cache 共有 16块，采用 2路组相联映射方式。每个主存块大小为 32 字节，按字节编址。主存 129 号单元所在主存块应装入到的 Cache组号是 A. 0 B. 1 C. 4 D. 6 5.某计算机主存容量为 64KB，其中 ROM区为 4KB，其余为 RAM11 / 57 区，按字节编址。现要用 2K8 位的 ROM 芯片和 4K4 位的RAM 芯片来设计该存储器，则需要上述规格的 ROM 芯片数和RAM芯片数分别是 A 1， 15 C 1， 30 B 2， 15 D 2， 30 6.某机器字长 16 位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二 字节为相对位移量字段。假定取指令时，每取一个字节 PC 自动加 1。若某转移指令所在主存地址为 2000H，相对位移量字段的内容为 06H，则该转移指令成功转以后目标地址是 A. XXH B. XXH C. XXH D. 2016H 7.下列关于 RISC 的叙述中，错误的是 A. RISC 普遍采用微程序控制器 B. RISC大多数指令在一个时钟周期内完成 C. RISC的内部通用寄存器数量相对 CISC多 D. RISC 12 / 57 的指令数、寻址方式和指令格式种类相对 CISC 少 8.某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间分别是 90ns、 80ns、 70ns 和 60ns，则该计算机的 CPU时钟周期至少是 A. 90ns B. 80ns C. 70ns D. 60ns 9.相对于微程序控制器，硬布线控制器的特点是 A. 指令执行速度慢，指令功能的修改和扩展容易 B. 指令执行速 度慢，指令功能的修改和扩展难 C. 指令执行速度快，指令功能的修改和扩展容易 D. 指令执行速度快，指令功能的修改和扩展难 10.假设某系统总线在一个总线周期中并行传输 4字节信息，一 个总线周期占用 2 个时钟周期，总线时钟频率为 10MHz，13 / 57 则总线带宽是 A. 10MB/s B. 20MB/s C. 40MB/s D. 80MB/s 11.假设某计算机的存储系统由 Cache 和主存组成。某程序执行过程中访存 1000次，其中访问 Cache缺失 50次，则 Cache的命中率是 A. 5% B. % C. 50% D. 95% 12.下列选项中，能引起外部中断的事件是 A. 键盘输入 B. 除数为 0 C. 浮点运算下溢 D. 访存缺页 2016年真题 1.下列选项中 ，能缩短程序执行时间的措施是： 14 / 57 . 提高 CPU 时钟频率 . 优化数据通路结构 . 对程序进行编译优化 A.仅 和 B.仅 和 C. 仅 和 D. 、 和 2.假定有 4个整数用 8位补码分别表示为 r1=FEH， r2=F2H，r3=90H， r4=F8H。若将运算结构存放在一个 8位寄存器中，则下列运算中会发生溢出的是 r2 B. r2r3 C. r1r4 D. r2r4 3.假定变量 i、 f和 d的数据类型分别为 int、 float和 double，已知 i=785， f=， d=。若在 32位机器中执行下列关系表达式，则结果为 “ 真 ” 的是 .i=I .f=f .f=f . -d=f A.仅 和 B.仅 和 C. 仅 和 15 / 57 D.仅 和 4.假定用若干个 2K4 位的芯片组成一个 8K8 位的存储器，则地址 0B1FH 所在芯片的最小地址是 5.下列有关 RAM 和 ROM 的叙述中，正确的是 .RAM 是易失性存储器， ROM 是非易失性存储器 .RAM 和 ROM 都采用随机存取方式进行信息访问 .RAM 和 ROM 都可用作 Cache .RAM 和 ROM 都需要进行刷新 B.仅 和 D.仅 、 和 C.仅 、 和 6.下列命中组合情况中，一次访存过程中不可能发生的是 未命中， Cache未命中， Page 未命中 未命中， Cache 命中，Page命中 命中， Cache未命中， Page 命中 命中， Cache 命16 / 57 中， Page未命中 7.下列寄存器中，汇编语言程序员可见的是 A.存储器地址寄存器 B.程序计数器 C.存储器数据寄存器 D.指令寄存器 8.下列选项中，不会引起指令流水线阻塞的是 A.数据旁路 C.条件转移 B.数据相关 D.资源冲突 一计算机硬件系统组成的基本概念 1.要求考生理解计算机系统的层次结构 第一级 微程序机器级：微指令由硬件直接执行 第二级 传统机器级：它用微程序解释机器指令系统 第三级 操作系统级：用机器语言程序解释作业控制语句 17 / 57 第四级 汇编语言机器级：用汇编程序翻译成机器语言程序 第五级 高级语言机器级：用汇编程序翻译成汇编程序或直接翻译成机器语言 2.要求考生掌握计算机硬件系统的组成 ： CPU的主要功能室读取并执行指令，在执行指令过程中，它向系统中各个部件发出控制信息，收集各部件的状态信息，与各部件交换数据信息。 CPU由运算部件，寄存器组，控制器组成。 2.存储器：存储器用来存储信息，包括程序、数据、文档。 分为主存、外存、高速缓存三级存储器。 3.输入 /输出设备 4.总线：总线是一组能为多个不见分时共享的信息传送线。 系统总线可分为地址总线、数据总线、控制总线。 18 / 57 5.接口：为了将标准的系统总线与各具特色的 I/O 设备连接起来，需要在 总线与 I/O 设备之间设置一些部件，它们具有缓冲，转换，连接等功能，这些部件称为 I/O接口。 3.冯诺依曼机的要素 冯诺依曼体制的主要思想包括： 1.采用二进制代码形式表示信息； 2.采用存储程序的工作方式； 3.计算机硬件系统由五大部件组成。 传统的诺依曼机采用串行处理的工作机制，即逐条执行指令序列。要想提高计算机的性能，其根本方向之一是采用并行处理 机制。 4.存储程序的工作原理 存储程序包含三点：事先编制程序，先存储程序，自动、连续地执行程序。 19 / 57 1.根据求解问题事先编制程序 2.事先将程序存入计算机中 3.计算机自纵、连续地执行程序 5.要求考生了解信息的数字化表示所需的主要步骤及优点 1.在物理上容易实现信息的表示与存储 2.考干扰能力强，可靠性高 3.数值的表示范围大，表示精度高 4.可表示的信息类型极广 5.能用数字逻辑技术进行信息处理 6.要求考生了解计算机系统的主要性能指标 1.基本字长：指参加一次定点运算的操作数的位数。基本字长影响计算精度，硬件成本，甚至指令系统的功能。 20 / 57 2.运算速度： 1).CPU 主频与时钟频率： CPU主频是计算机震汤器输出的脉冲序列的频率；两个相邻的脉冲之间的间隔时间即是一个时钟周期 2).吞吐量：信息流入，处理和流出系统的速率。主要取决于主存的存取周期 3).响应时间：从提交到该作业得到 CPU.响应所经历的时间。响应时间越短，吞吐量越大 4).CPI ：执行一条指令所需要的时钟周期数 IPS：每秒平均执行的指令条数 MIPS：每秒执行百万条指令条数 5).FLPOS：每秒执行的浮点运算次数 MFLOPS：每秒执行百万次浮点运算 3.数据通路宽度与数据传输率：指数据总线一次能并行传送的数据位数 21 / 57 数据传输率：数据总线每秒传送的数据量，也称数据总线的带宽 数据传输率 = 总线数据通路带宽 总线时钟频率 /8 二计算机中的信息表示 1.要求考生熟练掌握进位计数制、机器数以及定点和浮点数表示方法 2.要求考生掌握指令格式及可扩展操作码指令系统的设计 方法 指令中基本信息分两部分：操作码和地址码 按照地址结构可分为：三地址指令、二地址指令、一地址指令、零地址指令 3.要求考生熟练掌握常见的寻址方式并能够正确的计算操作数 地址、掌握外设端口编制方式 常见的寻址方式：立即寻址，直接寻址，间接寻址，变址类 1.立即寻址： 22 / 57 2.直接寻址：助记符 (A)，两点不足 3.寄存器寻址：也是一种直接寻址，两个优点 4.间接寻址：助记符 5.寄存器间接寻址：助记符 (R0)，两个显著的优点 1)自增型寄存器间址： (R)+ 2)自减型寄存器间址： -(R) 6.变址寻址 7.基址寻址 8.基址加变址方式 外围设备单独编址：为各 I/O 接口中的有关寄存器分配一种I/O 端口地址，即编址到寄存器一级。各台设备有自己的接口，一个接口可以占有若干个 I/O 端口地址，各接口所占有23 / 57 的端口地址数目可以不同。系统软件对各端口地址进 行分配。在常见的微型计算机中通过地址总线低 8位 (或低 16位 )提供 I/O 端口地址，最多可有 256 种 (或 64K种 )编址，对于一般微机系统足够。只要送出某个端口地址，就能知道选中了拿一个接口中的哪一个寄存器，也就知道了选中了哪一台设备。 外围设备与主存统一编址：即将 I/O接口中的有关寄存器与主存储器的各单元统一编址，为它们分配统一的总线地址。将寻址空间分为两部分，大部分为主存，小部分留给 I/O 接口寄存 器。 4.要求考生了解常见指令类型，理解 RISC 和 CISC 两种指令集的各自特点 指令类型： 1.按格式分：双操作数指令，单操作数指令，零操作数指令 2.按操作数寻址方式：如 IBM370将指令系统分为 RR型， RX型号 24 / 57 3.按指令功能分：数据传送类指令，算 /逻运算类指令、程序控制类指令， I/O 指令 CISC：复杂指令集计算机 Complex 复杂的 RISC：精简指令集计算机 RISC主要特点： 1.简 化的指令系统。指令条数较少，寻址方式比较简单，且采用定长指令字。 2.以寄存器 -寄存器方式工作。除了 LOAD/STORE 指令访问内存外，其他指令只访问寄存器，以缩短指令长度、提高指令译码和执行速度。 3.采用流水工作方式，绝大多数指令为单周期指令 4.采用组合逻辑控制器，不用或少用微程控 5.采用软件手段优化编译技术，生成优化的机器指令代码 25 / 57 随着技术的进步， RISC 和 CISC 技术也在相互吸取长处，比如 CISC 中也采用了流水线，技术的融合带来了计算机系 统性能的提升 CISC主要特点： 1.指令系统复杂庞大，指令数目一般多大 200300 条 2.指令长度不固定，指令格式种类多，寻址方式种类多 3.可以访存的指令不受限制 4.由于 80%的程序使用其 20%的指令，因为 CISC个指令使用频率差距太大 5.各种指令执行时间相差很大，大多数指令需要多个周期完成 6.控制器大多数采用微程序控制 7.难以用优化编译生成高效目标代码程序 26 / 57 三 CPU子系统 1.要求考生熟练掌握定点数的思则运算方法的算法、运算规则、掌握溢出的判断方法。 2.要求考生理解浮点数四则运算流程并能够正确实现计算，掌握浮点数对阶及规格化的含义。 3.要求考生理解 CPU 的逻辑组成及 CPU 内部的数据通路结构，了解同步控制和异步控制的含义及应用场合。 通常包含 运算部件，寄存器组，微命令产生部件，时序系统等主要部件，由 CPU内部总线将他们连接起来，实现他们之间的信息交换。 内部数据通路： 1)单组内总线，分立寄存器结构： 在内部结构比较简单的 CPU中，只设置一组单向数据传送总线，用来实现 CPU 内的 ALU 部件到各个寄存器的数据传输；分立寄存器中的个寄存器都有自己的独立输入 /输出端口。27 / 57 各寄存器能从内总线接收数据，但是不能向上发送数据，而是通过多路选择器与 ALU 相连。 特点是：数据传送的控制变得比较简单、集中。缺点是：分立寄存器所需 元器件和连接线多，不利于集成度提高。 2)单组内总线、集成寄存器结构： 为提高寄存器的集成度，采用小型半导体告诉随机存储器实现寄存器组，一个存储单元相当于一个寄存器，存储单元的位数即寄存器的字长。 CPU 内部采用双向数据总线连接 ALU与寄存器组，寄存器组通过暂存器与 ALU 输入端相连。 ALU与寄存器间、寄存器和寄存器间的数据传输都可以在这组内总线上进行，简化了内部数据通路结构。 3)多组内总线结构： 在高性能 CPU内部，往往设置多组内总线，如程序总线、地址总线、数据总线等，在指令 队列、控制存储器、多运算部件、地址运算部件、片内指令及数据 Cache等各类部件之间建立高速物理连接，传送指令、地址和信息。 28 / 57 3.同步控制方式： 所谓 同步控制方式，就是系统由一个统一的时钟，所有的控制信号均来自这个统一的时钟信号。根据指令周期、 CPU 周期和节拍周期的长度固定与否，同步控制方式又可以分为以下三种： 1).指令周期 所有的指令执行时间都相等。若指令的繁简差异较大，则规定统一的指令周期，无疑会造成太多的时间浪费，因此定长指令周期很少被采用 2).定长 CPU 周期 各 CPU周期都相等，一般都等于内存的存取周期，而指令周期不固定，等于整数个 CPU周期。 3).变长 CPU 周期，定长时钟周期 指令周期的长度不固定，而且 CPU 的周期也不固定，含有时钟周期数根据需要而定，与内存存取周期没有固定关系。这种方式根据指令的具体要求和执行步骤，确定安排哪几个CPU 周期以及每个 CPU 周期中安排多少个时钟周期，不会造成时间浪费，但时序系统的控制比较复杂，要根据不同情况29 / 57 确定每个 CPU周期的时钟周期数。 CPU 内部操作均采用同步控制，其原因是同一芯片的材料相同，工作速度相同，片内传输线短，又有共同的脉冲源，采用同步控制是理所当然的。 主要特点：时钟周期作为基本的时序单位，一旦确定，便固定不变。 优点：时序关系简单，时序 划分规整，控制部复杂，控制部件在结构上易于集中，设计方便。 主要在 CPU内部，其他 部件内部广泛采用同步控制方式。 在系统总线上，如果各个部件，设备之间的传送距离不太长，工作速率的差异不太大，或者传送所需时间比较固定，也广泛采用同步控制方式。 4.异步控制方式 异步控制方式中没有统一的时钟信号，各部件按自身固有的速度工作，通过应答方式进行联络，比同步控制复杂。 30 / 57 CPU 内部采用同步方式， CPU 与内存和 I/O 设备之间的操作采用异步方式，这就带来了一个同步方式和异步方式如何过度、如何衔接的问题。解决的办法是采用这两者这种的方案，即联合控制方式。 主要特点：在异步控制所涉及的操作范围内，没有统一的之中周期划分和同步定时脉冲。 优点：时间安排紧凑、合理，能按不同部件、不同设备的实际需要分配时间，其缺点是控制比较复杂。 很少用于 CPU内部，用他来控制某些场合下的系统总线操作。 4.要求考生掌握指令执行的流程，了解微操作时间 表 5.要求考生理解组合逻辑控制器的基本思想、逻辑组成、优缺点。 组合逻辑控制器又称为硬联线控制器，是早期计算机的一种设计方法。它将控制部件看做产生专门固定时序控制信号的逻辑电路，以使用最少的元件和取得最高操作速度作为设计目标。 每个微命令的产生都需要逻辑条件和时间条件，将31 / 57 条件作为输 入，微命令作为输出，它们之间的关系用逻辑表达式来表示，用组合逻辑电路实现。每组微命令需要一组逻辑电路，全机所有微命令所需的逻辑电路就构成了微命令发生器。执行指令时，由组合逻辑电路在相应时间发出所需的微命令，控制有关操作。这种产生微命令的方式就是组合逻辑控制方式。形成逻辑电路前，一般还使逻辑表达式尽可能简单，减少微命令发生器所用元器件数和逻辑门的级数，提高产生微命令的速度。在控制器制造完成后，这些逻辑电路间的 连接关系就固定下来，不易改动，因而组合逻辑控制器又称为硬联线控制器 缺点 ：设计不规整，并且不易修改或扩展。 6.要求考生理解微程序控制器的基本思想、逻辑组成、优 缺点。 微程序控制器的核心内容是将机器指令的操作分解为若干更基本的微操作序列，并将有关的控制信息以微码的形式编成微指令输入控制存储器中。每条机器指令往往分成几步执行，将每一步操作所需的若干微命令以代码形式编写在一条32 / 57 微指令中，若干条微指令组成一段微程序，对应一条机器指令。取出微指令就产生微命令，实现机器指令所要求的信息传送与加工。 微程序控制器的核心部件是存储微程序的控制存储器，一般由只读存储器构成，而 EPROM 的出现为修改微程序提供了可能。 四存储子系统 1.要求考生理解存储子系统的层次结构，能对 Cache-主存存储层次和主存 -辅存存储层次的异同点进行比较。 1.存储子系统的层次结构 为解决存储系统的三个主要的要求 容量、速度及价格之间的矛盾，一方面提高工艺水平，另一方面采用存储器分层结构；快速小容量的存储器与慢速大容量的存储器合理地搭配组织，以提供给用户足够大容量和较快的访问速度。 2. Cache-主存存储层次和主存 -辅存存储层次的异同点进行比较。 33 / 57 1).出发点相同：二者都是为了提高存储系统的性能价格比而构造的层次性存储体系，都力图使存储系统的性能接近高级缓存，而价格接近低速存储器。 2).原理相同：都是李永乐程序运行时的局部性原理把最近常用的信息块相对较慢，而大容量的存储器调入相对高速而小容量的存储器。 Cache-主存和主存 -辅存这个存储层次有如下四个不同点： 1).目的不同 ： Cache 主要解决主存与 CPU 的速度差异问题；而虚存就性能价格比的提高而言主要是解决存储容量的问题 2).数据通路不同： CPU与 Cache和主存之间均有直接访问通路， Cache 不命中时可以直接访问主存；而虚存中，辅存与CPU 之间不存在直接的数据通路，当主存不命中时只能通过调进解决，即把 CPU要用的程序从辅存调进主存。 3).透明性不同： Cache的管理完全由硬件完成，对系统程序和应用程序均透明；而虚存管理由软件和硬件共同完成，对34 / 57 系统程序不透明，对应于程序透明。 4).未命中时的损失不同，由于主存的存取时间是 Cache 的存取时间的 510 倍，而辅存的存取时间通常是主存的存取时间的上千倍，故主存未命中时系统的性能损失要远大于Cache未命中时的损失。 2.要求考生理解静态存储器和动态存储器存储信息的原理，了解半导体存储器的分类、磁表面存储器的存储原理及常用磁记录编码方式。 1.半导体存储器的分类：静态存储器和动态存储器。 从集成短路类型划分： 双极型和 MOS型。 1).静态存储器： 静态存储器依靠双稳态触发器的两个稳定状态保存信息。没个双稳态电路可以存储一位二进制代码 0 或 1，一块存储芯片上包含许多个这样的双稳态电路。双稳态电路是有源器件，需要电源才能工作。只要电源正常，就能长期稳定的保存信息，所以称为静态存储器。如果断电， 信息将会失去，35 / 57 属于挥发性存储器，或称易失性。 2016计算机考研大纲 考查目标 计算机学科专业基础综合考试涵盖数据结构、计算机组成原理、操作系统和计算 机网络等学科专业基础课程。要求考生比较系统地掌握上述专业基础课程的概念、基本原理和方法，能够运用所学的基本原理和基本方法分析、判断和解决有关理论问题和实际问题。 考试形式和试卷结构 一、 试卷满分及考试时间 本试卷满分为 150 分，考试时间为 180分钟 二、 答题方式 答题方式为闭卷、笔试 36 / 57 三、 试卷内容结构 数据结构 45分 计算机组成原理 45分 操作系统 35分 计算机网络 25分 四、 试卷题型结构 单项选择题 80 分 综合应用题 70分 考查范围 计算机组成原理 【考查目标】 37 / 57 1. 理解单处理器计算机系统中各部件的内部工作原理、组成结构以及相互连接方式，具有完整的计算机系统的整机概念。 2. 理解计算机系统层次化结构概念，熟悉硬件与软件之间的界面，掌握指令集体系结构的基本知识和基本实现方法。 3. 能够运用计算机组成的基本原理和基本方法，对有关计算机硬件系统中的理论和实际问题进行计算、分析，并能对一些基本部件进行简单设计。 一、 计算机系统概述 计算机发展历程 计算机系统层次结构 1. 计算机硬件的基本组成 2. 计算机软件的分类 38 / 57 3. 计算机的工作过程 计算机性能指标 吞吐量、响应时间； CPU时钟周期、主频、 CPI、 CPU 执行时间； MIPS、 MFLOPS。 二、 数据的表示和运算 数制与编码 1. 进位计数制及其相互转换 2. 真值和机器数 3. BCD 码 4. 字符与字符串 5. 校验码 39 / 57 定点数的表示和运算 1. 定点数的表示 无符号数的表示；有符号数的表示。 2. 定点数的运算 定点数的位移运算；原码定点数的加 /减运算；补码定点数的加 /减运算；定点数的乘 /除运算；溢出概念和判别方法。 浮点数的表示和运算 1. 浮点数的表示 浮点数的表示范围； IEEE754标准 2. 浮点数的加 /减运算 算术逻辑单元 ALU 1. 串行加法器和并行加法器 40 / 57 2. 算术逻辑单元 ALU的功能和机构 三、 存储器层次机构 存储器的 分类 存储器的层次化结构 半导体随机存取存储器 1. SRAM 存储器的工作原理 2. DRAM 存储器的工作原理 只读存储器 主存储器与 CPU的连接 双口 RAM 和多模块存储器 高速缓冲存储器 41 / 57 1. 程序访问的局部 2. Cache 的基本工作原理 3. Cache 和主存之间的映射方式 4. Cache 中主存块的替换算法 5. Cache 写策略 虚拟存储器 1. 虚拟存储器的基本概念 2. 页式虚拟存储器 3. 段式虚拟存储器 4. 段页式虚拟存储器 5. TLB 42 / 57 四、 指令系统 指令格式 1. 指令的基本格式 2. 定长操作码指令格式 3. 扩展操作码指令格式 指令的寻址方式 1. 有效地址的概念 2. 数据寻址和指令寻址 3. 常见寻址方式 CISC和 RISC的基本概念 五、 中央处理器 43 / 57 CPU的功能和基本结构 指令执行过程 数据通路的功能和基本结构 控制器的功能和工作原理 1. 硬布线控制器 2. 微程 序控制器 微程序、微指令和微命令；微指令的编码方式；微地址的形式方式。 指令流水线 1. 指令流水线的基本概念 2. 超标量和动态流水线的基本概念 44 / 57 六、 总线 总线概述 1. 总线的基本概念 2. 总线的分类 3. 总线的组成及性能指标 总线仲裁 1. 集中仲裁方式 2. 分布仲裁方式 总线操作和定时 1. 同步定时方式 2. 异步定时方式 45 / 57 总线标准 七、 输入输出系统 I/O系统基本概念 外部设备 1. 输入设备：键盘 、鼠标 2. 输出设备：显示器、打印机 3. 外存储器：硬盘存储器、磁盘阵列、光盘存储器 I/O接口 1. I/O 接口的功能和基本结构 2. I/O 端口及其编址 I/O方式 46 / 57 1. 程序查询方式 2. 程序中断方式 中断的基本概念；中断响应过程；中断处理过程；多重中断和中断屏蔽的概念。 3. DMA 方式 DMA控制器的组成； DMA传送过程。 4. 通道方式 计算机组成原理考研试题分析 2016 年全国研究生考试计算机统考试题 计算机组成原理部分 一 单项选择题，每小题 2分。 11.冯 诺依曼计算机中指令和数据均以二进制形式存放在存储器中， CPU区分它们的依据是 47 / 57 A指令操作码的译码结果 B. 指令和数据的寻址方式 C. 指令周期的不同阶段 D. 指令和数据所在的存储单元 12.一个 C语言程序在一台 32位机器上运行。程序中定义了三个变量 xyz，其中 x和 z是 int型， y为 short型。当 x=127，y=-9时，执行赋值语句 z=x+y后， xyz的值分别是 A X=0000007FH， y=FFF9H， z=00000076H B X=0000007FH，y=FFF9H， z=FFFF0076H C X=0000007FH， y=FFF7H， z=FFFF0076H D X=0000007FH，y=FFF7H， z=00000076H 13.浮点数加减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为 5 位和 7 位。若有两个数 X=2729/32 ，Y=255/8 ，则用浮点加法计算 X+Y 的最终结果是 48 / 57 A 00111 1100010 B. 00111 0100010 C 01000 0010001 D. 发生溢出 14.某计算机的 Cache共有 16块，采用 2路组相联映射方式。每个主存块大小为 32 字节，按字节编址。主存 129 号单元所在主存块应装入到的 Cache组号是 A 0 B. 2 C. 4 D. 6 15.某计算机主存容量为 64KB，其中 ROM 区为 4KB，其余为RAM 区，按字节编址。现要用 2K8 位的 ROM 芯片和 4K4位的 RAM 芯片来设计该存储器，则需要上述规格的 ROM芯片数和 RAM 芯片数分别是 A 1、 15 B 2、 15 C 1、 30 D 2、 30 16.某机器字长 16 位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节 PC 自动加 1。若某转移指令所在主存地址为 2000H，相对位移量字段的内容为 06H，则该转移指令成功转以后的目标地址是 49 / 57 17.下列关于 RISC 的叙述中，错误的是 A RISC普遍采用微程序控制器 B RISC大多数指令在一个时钟周期内完成 C RISC的内部通用寄存器数量相对 CISC多 D RISC的指令数、寻址方式和指令格式种类相对 CISC少 18.某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间分别是 90ns、 80ns、 70ns 和 60ns，则该计算机的 CPU 时钟周期至少是 A 90ns 19.相对于微程序控制器，硬布线控制器的特点是 A指令执行速度慢，指令功能的修改和扩展容易 50 / 57 B指令执行速度慢，指令功能的修改和扩展难 C指令执行速度快，指令功能的修改和扩展容易 D指令执行速度快，指令功能的修改和扩展难 20.假设某系统总线在一个总线周期中并行传输 4字节信息，一个总线周期占用 2 个时钟周期，总线时钟频率为 10MHz，则总线带宽是 A 10MB/s /S /S /S 21.假设某计算机的存储系统由 Cache 和主存组成，某程序执行过程中访存 1000次，其中访问 Cache缺失 50次，则 Cache的命中率是 A 5% B. % C. 50% D. 95% 22.下列选项中，能引起外部中断的事件是 A键盘输入 B. 除数为 0 C. 浮点运算下溢 D. 访存缺页 51 / 57 二 综合应用题。 43.某计算机的 CPU 主频为 500MHz， CPI为 5。假定某外设的数据传输率为 /s，采用中断方式与主机进行数据传送，以 32位为传输单位，对应的中断服务程序包含 18 条指令，中断服务的其他开销相当于 2 条指令的执行时间。请回答下列问题，要求给出计 算过程。 在中断方式下， CPU 用于该外设 I/O 的时间占整个 CPU 时间的百分比是多少？ 当该外设的数据传输率达到 5MB/s 时，改用 DMA方式传送数据。假设每次 DMA 传送大小为 5000B， 且 DMA 预处理和后处理的总开销为 500 个时钟周期，则 CPU用于该外设 I/O的时间占整个 CPU 时间的百分比是多少？ 标准答案： 在中断方式下，每 32位被中断一次，故每秒中断 52 / 57 /4B=106/4=104 次 要注