《计算机组成》复习提要.ppt

计算机组成复习提要,题型（2010年例）,一。填空题（每空1分，共20分）二。选择题（单项）(每小题2分，共30分)三.应用题（3小题，共36分）四综合设计题（2小题，共14分）,考试内容,第二章运算方法和运算器第三章存储系统第四章指令系统第五章中央处理器第六章总线系统第七章外围设备第八章输入输出系统,重点考二、三、四、五四章内容，期中考试考过的也要考的。第六七八章了解基本概念即可。,第一章计算机系统概论,冯诺依曼型计算机计算机系统的层次结构,第二章运算方法和运算器,2.1数据与文字的表示源码，反码，补码，移码2.2定点加法、减法运算2.3定点乘法运算2.4定点除法运算2.5定点运算器的组成2.6浮点运算与浮点运算器,选择：将十进制数-27/64表示成IEEE754标准的32位浮点规格化数为（）。A3ED80000HB3FD80000HCBFD80000HDBED80000H选择：用8位二进制定点小数表示的-35/64的补码为（）。A00111010B10111010C01000110D10111001,选择：浮点加法器中的对阶的（）。A、将较小的一个阶码调整到与较大的一个阶码相同B、将较大的一个阶码调整到与较小的一个阶码相同C、将被加数的阶码调整到与加数的阶码相同D、将加数的阶码调整到与被加数的阶码相同,填空：16位带符号二进制数所能表示的定点整数范围是（）。,IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为（）。,（2-2-52）*21024,期中考试答案有误,3（10分）有两个浮点数N1=2j1S1,N2=2j2S2，其中阶码用4位移码、尾数用8位原码表示（含1位符号位）。设j1=(11)2,S1=(+0.0110011)2,j2=(-10)2,S2=(+0.1101101)2，求N1+N2，写出运算步骤及结果。,3（10分）有两个浮点数N1=2j1S1,N2=2j2S2，其中阶码用4位移码、尾数用8位原码表示（含1位符号位）。设j1=(11)2,S1=(+0.0110011)2,j2=(-10)2,S2=(+0.1101101)2，求N1+N2，写出运算步骤及结果。答：（0）0判断。加数与被加数均不为0.（这步没写不扣分）规格化：S1没有规格化，先把它规格化，左规。S1=0.1100110j1=10（此时10是真值，不是移码。）S2已经规格化。对阶。j1=(10)2j2=(-10)2S2右移4位，S2=0.0000110(3)尾数运算S=S1+S2=0.1100110+0.0000110=0.1101100（运算时可用两位符号位，用于判断是否溢出00.1100110+00.0000110=00.1101100，尾数无溢出）(4)规格化S已经规格化。(5)舍入处理，溢出处理。无舍入，无溢出。最后结果：阶码j=(10)2，用4位移码表示为1010。尾数S=0.1101100，用8位原码（带1位符号位）表示为01101100.,1（13分）已知x=0.11011，y=-0.11111，请按下列要求计算（1）（5分）用变形补码计算x-y，同时指出运算结果是否溢出解：，结果有正溢出，评分标准：步骤3分，结果2分,（2）（8分）用补码乘法器计算xy,解：x=0.11011y=-0.11111补码乘法器x补=00.11011y补=1.00001-x补=11.00101部分积乘数补充位说明00.000001.000010初始值，最后一位补0+-x补11.0010111.00101右移一位11.1001011.00001+x补00.1101100.01101右移一位00.00110111.0000+0并右移一位00.000110111.000+0并右移一位00.0000110111.00+0并右移一位00.00000110111.0+-x补11.0010111.0010111011故xy补=1.0010111011xy=-0.1101000101,2（10分）已知，设阶码3位，尾数6位，请按浮点运算方法求x+y,解：（1分）（2分）求阶差并对阶EEEE补E补110110010011111(-1)浮11100,1.110101(0)（2分）尾数求和11.11010100.01011000.001011（1分）规格化处理尾数运算结果的符号位与最高数值位同值,应执行左规处理,结果为0.1011,阶码为11010。（1分）舍入处理不需舍入（1分）判溢出阶码符号位为00,不溢出,（2分）故得最终结果为0.1011002-6,第三章内部存储器+第9章虚存管理,3.1存储器概述3.2SRAM存储器存储器的扩展3.3DRAM存储器3.4只读存储器和闪存3.5并行存储器3.6Cache存储器第9章补充虚拟存储器多级存储对比Cache与虚存,第三章例题,选择：动态RAM的特点是（）。A工作中存储内容会发生变化B工作中需动态改变访存地址C每次读出后，需重写一次D每隔一段时间，需执行一次刷新操作选择：存储单元是指()。A.存放一个二进制信息位的存储元B.存储一个机器字的所有存储元集合C.存放一个字节的所有存储元集合D.存储二个字节的所有存储元集合,选择：直接映射cache的主要优点是实现简单。这种方式的主要缺点是（）。A它比其他cache映射方式价格更贵B如果使用中的2个或多个块映射到cache同一行，命中率则下降C它的存取时间大于其它cache映射方式Dcache中的块数随着主存容量增大而线性增加,选择：某单片机字长32位，其存储容量为4MB。若按字编址，它的寻址范围是（）。A1MB4MBC4MD1MB选择：某SRAM芯片，其容量为1M8位，除电源和接地端外，控制端有E和R/W#，该芯片的地址、数据管脚引出线数目是（）。A20B28C30D32选择：双端口存储器所以能进行高速读/写操作，是因为采用（）。A高速芯片B新型器件C流水技术D两套相互独立的读写电路,选择：在多级存储体系中，主存与CPU速度不匹配的问题是由（）解决的。A.主存辅存结构B.虚拟存储器C.存储器扩展D.cache主存结构,选择：下列不属于虚拟存储器的管理方式的是（）。A页式B段式C段页式D链式,填空：虚拟存储器管理技术分为页式、（）式、（）式三种。,填空：一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（）位，其中主存字块标记应为（）位，组地址应为（）位，Cache地址共（）位。,填空：设有cache的容量为2K字，每个块为16字；主存的容量是256K字。则该cache可容纳（）个块，主存有（）个块。在直接映象方式下，主存中的第256块映象到cache中（）块中。,选择：设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。存储周期T=200ns，数据总线宽度为64位，总线传送周期=50ns。则顺序存储器的带宽是（），交叉存储器的带宽是（）A.32107字/sB.32107位/sC.73107位/sD.73107字节/s,填空：按照存储器的存取方式，可以将存储器分为（）、（）。填空：要组成容量为4K*32位的存储器，需要（）片4K*8位的静态RAM芯片并联，或者需要（）片1K*32位的静态RAM芯片串联。,1（10分）有一主存Cache层次的存储器，其主存容量1MB，Cache容量64KB，每块8KB，若采用直接映象方式，求：（1）主存的地址格式？（2）主存地址为25301H，问它在主存的哪一块？答：（1）主存/Cache比为：1M/64k=16,即需要将主存分成16个区。Cache容量/每块容量=64k/8k=8（块）因此，主存格式如下：|区号（4位）|块号（3位）|块内地址（13位）|(2)8K=2000H,25301H=2000H*12H+1301H该地址在主存的第12块（从0开始数）,3（7分）CPU执行一段程序时，cache完成存取的次数为2440次，主存完成存取的次数为60次，已知cache存取周期为40ns，主存存取周期为200ns，求cache/主存系统的效率和平均访问时间。解：（3分）cache的命中率：（2分）Cache/主存系统的效率：（2分）平均访问时间：ns,2（10分）某机字长32位，存储器按字节编址，CPU可提供数据总线8条（D7D0），地址总线18条（A17A0），控制线1条（WE#），目前使用的存储空间为16KB，全部用4K4位的RAM芯片构成，要求其地址范围为08000H0BFFFH（可有地址重叠区）。请回答下列问题：该CPU可访问的最大存储空间是多少？目前使用的存储空间需要多少个上述RAM芯片？画出CPU与RAM芯片之间的连接图。,第四章指令系统,4.1指令系统的发展与性能要求4.2指令格式4.3操作数类型4.4指令和数据的寻址方式4.5典型指令（指令类型）RISC,第四章例题,选择：用于对某个寄存器中操作数的寻址方式为（）。A直接B间接C寄存器直接D寄存器间接选择：程序控制类的指令功能是（）。A进行算术运算和逻辑运算B进行主存与CPU之间的数据传送C进行CPU和I/O设备之间的数据传送D改变程序执行的顺序,选择：单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需采用（）。A堆栈寻址方式B立即寻址方式C隐含寻址方式D间接寻址方式,选择：寄存器间接寻址方式中的操作数处在（）中。A.通用寄存器B.主存C.数据缓冲器D.辅助存储器,2（10分）某机的指令格式如下所示X为寻址特征位：X=00：直接寻址；X=01：用变址寄存器RX1寻址；X=10：用变址寄存器RX2寻址；X=11：相对寻址。设(PC)=1234H,(RX1)=0037H,(RX2)=1122H（H代表十六进制数），请确定下列指令中的有效地址：4420H2244H1322H3521H4420H=0100010000100000B寻址位为：00，直接寻址。有效地址为20H2244H=0010001001000100H寻址位为：10，用变址寄存器RX2寻址。有效地址为（RX2）+44H=1166H1322H=0001001100100010H寻址位为：11，相对寻址。有效地址为（PC）+22H=1256H3521H=0011010100100001H寻址位为01，用变址寄存器RX1寻址。有效地址为（RX1）+21H=0058H,1（10分）已知某模型机指令长度为8位，其机器指令系统如下表所示：名称助记符功能指令格式IR7IR6IR5IR4IR3IR2IR1IR0加法ADDRd,RsRd+RsRd0000Rs1Rs0Rd1Rd0减法SUBRd,RsRd-RsRd0001Rs1Rs0Rd1Rd0逻辑与ANDRd,RsRd&RsRd0010Rs1Rs0Rd1Rd0存数STARd,RsRdRs0011Rs1Rs0Rd1Rd0取数LDARd,RsRsRd0100Rs1Rs0Rd1Rd0条件转移JCR3若C1则R3PC010111请写出下列指令的二进制代码，并说明操作数的寻址方式（1）ADDR3，R0答案：00000011（03H），寄存器寻址（2）LDAR1，R2答案：01001001（49H）寄存器寻址，寄存器间接寻址（3）JCR3答案：010111（5C5F）相对寻址评分标准:每条指令的二进制代码2分，每个寻址方式1分。,第五章中央处理器,5.1CPU功能和组成5.2指令周期*5.3时序产生器5.4微程序控制器及其设计微指令*5.5硬布线控制器及其设计*5.6传统CPU5.7流水CPU相关,第五章例题,选择：指令周期是指（）。ACPU从主存取出一条指令的时间BCPU执行一条指令的时间CCPU从主存取出一条指令加上执行一条指令的时间D时钟周期时间选择：下列（）不属于CPU的功能A指令控制B通道管理C数据加工D时间控制,选择：以下叙述中正确描述的句子是：（）。A同一个CPU周期中，可以并行执行的微操作叫相容性微操作B同一个CPU周期中，可以并行执行的微操作叫相斥性微操作C在不同的CPU周期中，可以并行执行的微指令叫相斥性微操作D同一个CPU周期中，不可以并行执行的微操作叫相容性微操作,选择：微程序控制器中，机器指令与微指令的关系是（）。A每一条机器指令由一条微指令来执行B每一条机器指令由一段用微指令编成的微程序来解释执行C一段机器指令组成的程序可由一条微指令来执行D一条微指令由若干条机器指令组成选择：某寄存器中的数值为指令码，只有CPU中的（）才能识别它。A指令译码器B判断程序C微指令D时序信号,选择：运算器的核心部件应该是（）A数据缓冲器B程序计数器C算术/逻辑运算单元D累加器,选择：微程序控制器中的微指令（微程序）存储在（）。A内存B控制存储器C外存D通用寄存器,填空：流水CPU中的主要相关问题分别是：资源相关、（）相关和（）相关。为此，需要采用相应的技术对策才能保证流水处理的正确性。填空：CPU中保存当前正在执行的指令的寄存器是（），指示下一条指令地址的寄存器是（），保存算术逻辑运算结果的寄存器是（）和（）。,填空：CPU通过（）实现对各种操作信号时间上的控制。,填空：一条微指令可划分为（）字段和（）字段。,填空：按照设计方法不同，操作控制器可分为时序逻辑型的（）和存储逻辑型的（）。,填空：计算机由（）、（）、（）输入输出设备五部分组成。,填空：指令周期是指（）。,12.下列指令中存在（）类型的数据相关；寻址方式为（）。I1:MULR4，R5；R4R5R4I2:ADDR3，R4；R3+R4R3,6，7，8/总线，外设，IO,6.1总线的概念和结构形态6.2总线接口6.