数字时钟实验报告

1 / 17 数字时钟实验报告 数字钟实验报告 班级： 电气信息 I类 112 班 实验时间： 实验地点： 指导老师： 目录 一、实验目的-3 二 、 实 验 任 务 及 要 求-3 三、实验设计内容-3 、设计原理及思路-3 、 数 字 钟 电 路 的 设 计 2 / 17 -4 电路组成-4 方案分析-10 元器件清单-11 四 、 电 路 制 版 与 焊 接-11 五、电路调试- -12 六 、 实 验 总 结 及 心 得 体 会3 / 17 -13 七、组员分工安排-19 一、实验目的： 1学习了解数码管，译码器，及一些中规模器件 的逻辑功能和使用方法。 2学习和掌握数字钟的设计方法及工作原理。熟悉集成电路的引脚安排，掌握各芯片的逻辑功能及使用方法了解面包板结构及其接线方法。 3了解 PCB板的制作流程及提高自己的动手能力。 4学习使用 protel 软件进行电子电路的原理图设计、印制电路板设计。 5初步学习手工焊接的方法以及电路的调试等。使学生在学完了数字电路 课程的基本理论，基本知识后，能够综合运用所学理论知识、拓宽知识面，系统 地进行电子电路的工程实践 训练，学会检查电路的故障与排除故障的一般方法 锻炼动手能力，培养工程师的基本技能，提高分析4 / 17 问题和解决问题的能力。 二、实验任务及要求 1设计一个二十四小时制的数字钟，时、分、秒分别由二十四进制、六十进制、 六十进制计数器来完成计时功能。 2能够准确校时，可以分别对时、分进行单独校时，使其到达标准时间。 3能够准确计时，以数字形式显示时、分，发光二极管显示秒。 4.根据经济原则选择元器件及参数； 5.小组 进行电路焊接、调试、测试电路性能，撰写整理设计说明书。 三、实验设计内容 1、设计原理及思路 3 1数字钟的构成 数字钟一般由振荡器、分频器、计数器、译码器、显示器、较时电路、报时 电路等部分组成，这些都是数字电路中应用最广的基本电路 3 2原理分析 数字钟实际上是一个对标准频率进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒5 / 17 脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来 。秒计数器电路计满 60 后触发分计数器电路，分计数器电路计满 60 后触发时计数器电路，当计满 24 小时后又开始下一轮的循环计数。由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路可以对分和时进行校时。 图 1 基本框图 从上图可知，数字钟由以上各部分电路组成。 振荡器产生的 1Hz的脉冲作为数字钟的标准秒脉冲。秒计数器计满 60 后向分计数器个位进位，分计数器计满 60后向小时计数器个位进位并且小时计数器按照二十四进制计数。计数器的输出经译码器送显示器。校时电路可分别 对时、分进行单独校时，以达到标准时间。 由框图可知电路主要由振荡电路、计数电路、显示电路以及校时电路四大部分组成。下面将对各部分电路进行设计 : 2、数字钟电路的设计 数字钟电路主要由振荡电路、计数电路、显示电路以及校时电路四大部分组成。下面将对各部分电路进行设计。 以下是本实验所设计的方案： 1、电路组成： 6 / 17 振荡电路 振荡电路振荡电路由 555 定时器和电阻，电容串并联构成。图示电路即可产生 1HZ的标准秒脉冲，用于电路的计时的脉 冲 电路原理图如图 11所示： 图 11 555 定时器的脉冲电路 在采用此方案之前，是用 555定时器产生 1KHZ 的脉冲信号，然后再用三个 160计数器依次分频得到 1HZ 的计数脉冲，虽然用 555 加接电容和电阻会因没有十分合适的电阻阻值而不是十分的精确，但我们在实验室里接成电路后发现没有很大的区别。这样子不仅少了些元器件更加的经济，而且电路更简单，在后面画 PCB图时会省去很大的的麻烦，后来在实验的过程中也确实证明了这一点。 计数电路 计数电路分别有二十四进制和六十进制 的计数器电路组成，对标准脉冲进行计数，用 74ls160实现计数，时分电路图如图 3、图 4 所示： 数字电子钟课程设计报告 题目：数字电子钟的设计与仿真 专业：机械工程 前言 加入世贸组织以后，中国会面临激烈的竞争。这种竞争将是一场科技实力、管理水平和人才素质的较量，风险7 / 17 和机遇共存，同时电子产品的研发日新月异，不仅是在通信技术方面数字化取代于模拟信号，就连我们的日常生活也进于让数字化取缔。说明数字时代已经到来，而且渗透于我们生活的方方面面。 就拿我们生活的实例来说 明一下“数字”给我们带来的便捷。下面我们就以数字钟为例简单介绍一下。数字钟我们听到这几个字，第一反应就是我们所说的数字，不错数字钟就是以数字显示取代模拟表盘的钟表，在显示上它用数字反应出此时的时间，相比模拟钟能给人一种一目了然的感觉，不仅如此它还能同时显示时、分、秒。而且能对时、分、秒准确校时，这是普通钟所不及的。与此同时数字钟还能准确定时，在你所规定的时间里准确无误的想你发出报时声音，提醒你在此时所需要去做的事。与旧式钟表相比它更适用于现代人的生活。 在毕业之际恰好遇上学校的毕业课题电子时钟设计毕业论文。 因而在所学专业的基础上做了以下毕业设计。希望给大家带来方便的同时，使自己对所学专业有进一步的了解！ 目录 前言 . 1 一摘8 / 17 要 . 1 二、 电 路 的 总 设计 . 1 1. 电 路 的 设 计 目的 . 1 2. 电 路 的 组 成 原理 . 2 3. 电路设计要求 . 3 三、 单 元 电 路 的 设计 . 3 1. 秒 脉 冲 产 生 电9 / 17 路 . 3 1KHZ 振荡器 . 3 2 计 数器 . 4 二 十 四 进 制 计 数器 . 4 六十进制计数器 . 5 3. 组 合 的 数 字 时钟 . 5 4. 校准电路 . 6 10 / 17 5. 整点报时电路 . 6 6. 复位电路 . 7 四 、 电 路 的 总 体 设 计 与 调试 . 8 1 、 具 体 的 电路 . 8 六、 设 计 总结 . 11 一摘要 数字电子钟实际上是一个对标准频率进行计数的计11 / 17 数电路。由振荡电路形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、 “分”“秒”的数字显示出来。秒计数器电路计满 60 后触发分计数器电路，分、 计数器电路计 满 60 后触发时计数器电路，当计满 24 小时后又开始下一轮的循环计数。一般由振荡电路、计数器、数码显示器等几部分组成。 振荡电路：主要用来产生时间标准信号， NE555 组成的多谐振电路产生，由但是因为时钟的精度主要取决于时间标准信号的频率及稳定度，所以一般采用石英晶体振荡器。 分频器：因为振荡器产生的标准信号频率很高，要是要得到“秒”信号，需 一定级数的分频器进行分频。 计数器：有了“秒”信号，则可以根据 60 秒为 1 分， 小时为 1 天的进制， 24 分别设定“时 ”“分”“秒”的计数器，分别为 60 进制， 60 进制 ,24 进制计数器，并输出一分，一小时的进位信号。 由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路可以对分和时进行校时。另外，计时过程要具有报时功能，当时间到达整点前 1 秒开始，蜂鸣器开始鸣叫。 二、 电路的总设计 1. 电路的设计目的： 12 / 17 数字电子钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时 钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因 此得到 了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组 合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规 模集成电路可供选择。本设计采用 74LS160、带有译码器的数码管和适当的门电路构成 ,可实现对时、分、秒等时间信息的采集和较时功能地实现 . 设计一个数字计时器，可以完成 00:00:00 到 23:59:59 的计时功能，并在控制电路的作用下具有快速校时、快速校分功能。 能进行正常的时分秒计时功能。分另由六个数码管实现时分秒的计时。同时实现报时和闹钟 的功能。 通过 Multisim 软件平台，设计含小时，分钟，秒钟显示功能的数字时钟。 2. 电路的组成原理： 电路的组成原理 : 数字电子钟主要分为数码显示器、 60 进制和 24 进制计数器、频率振荡器和校时这几个部分。数字电子钟要完成显示需要 6 个数码管，八段的数码管需要译码器械才能显示，然后要实现时、分、秒的计时需要 60 进制计数器和 24 进制计数器，在在仿真软件中发生信号可以用函数发13 / 17 生器仿真，频率可以随意调整。 60 进制可能由 10 进制和 6 进制的计 数器串联而成，而小时的 24 进制可以采用 74LS160 置数端触发实现。频率振荡器可以由晶体振荡器分频来提供，也可以由 555 定时器来产生脉冲并分频为 1HZ。 主体思路图： 3.电路设计要求 具体要求：实现 24小时的时钟显示、校准、整点报时等功能。 显示功能：具有“时”、“分”、“秒”的数字显示。 校时功能：当刚接通电源或数字时钟有偏差时，可以通过手动的方式去校时。 整点报时：当时钟计时到整点时，能进行整点报时。 复 位功能：当数字时钟有偏差时，可以通过手动的方式使其恢复初始零状态。 可以根据个人设想，适当的添加其他功能 三、 单元电路的设计 1.秒脉冲产生电路 1KHZ 振荡器 振荡器由 555 定时器组成。图 3 1 中是 由 555 定时器构成的 1KHZ 的自 激振荡器 ,其原理是 14 / 17 =1ms f=1/t=1KHZ。 华大计科学院 数字逻辑课程设计说明书 题目：多功能数字钟 专业： 计算机科学与技术班级： 网络工程 1 班 姓名： 刘群 学号： 1125111023 完成日期： 2016-9 一、设计题目与要求 设计题目：多功能数字钟 设计要求： 1.准确计时，以数字形式显示时、分、秒的时间。 2.小时的计时可以为“ 12 翻 1”或“ 23 翻 0”的形式。 3.可以进行时、分、秒时间的校正。 二、设计原理及其框图 1.数字钟的构成 数字钟实际上是一个对标准 频率 ?1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路。图 1 所示为数字钟的一般构成框图。 图 1 数字电子时钟方案框图 多谐振荡器电路 15 / 17 多谐振荡器电路给数字钟提供一个频率 1Hz 的信号，可保证数字钟的走时准确及稳定。 时间计数器电路 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成。其中秒个位和秒十位计数器、分个位和分十位计数器为 60 进制计数器。而根据 设计要求，时个位和时十位计数器为 24 进制计数器。 译码驱动电路 译码驱动电路将计数器输出的 8421BCD 码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。 数码管 数码管通常有发光二极管数码管和液晶数码管。本设计提供的为 LED 数码管。 2.数字钟的工作原理 多谐振荡器电路 555 定时器与电阻 R1、 R2，电容 C1、 C2 构成一个多谐振荡器，利用电容的充放电来调节输出 V0，产生矩形脉冲波作为时钟信号，因为 是数字钟，所以应选择的电阻电容值使频率为 1HZ。 时间计数单元 六片 74LS90 芯片构成计数电路，按时间进制从右到16 / 17 左构成从低位向高位的进位电路，并通过译码显示。在六位LED 七段显示起上显示 对应的数值。 校时电源电路 当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。 根据要求，数字 钟应具有分校正和时校正功能。因此，应截断分个位和时个位的直接计数